KR970076309A - 데이터 비트스트림 발생장치 - Google Patents
데이터 비트스트림 발생장치 Download PDFInfo
- Publication number
- KR970076309A KR970076309A KR1019960016369A KR19960016369A KR970076309A KR 970076309 A KR970076309 A KR 970076309A KR 1019960016369 A KR1019960016369 A KR 1019960016369A KR 19960016369 A KR19960016369 A KR 19960016369A KR 970076309 A KR970076309 A KR 970076309A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- memory
- data memory
- digital signal
- bit stream
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
본 발명은 데이터 비트스트림 발생장치에 관한 것으로, 호스트 컴퓨터 또는 메인 프로세서와 같은 데이터처리유니트에서 송출되는 데이터와 어드레스를 기초로 데이터의 외부적인 출력을 위해 제1 및 제2데이터메모리(20,30)에 대한 상기 데이터의 저장과 독출을 제어하는 디지탈신호처리기(10)와, 그 디지탈신호처리기(10)의 제어하에 상기 데이터의 제1 또는 제2데이터메모리(20;30)에 대한 저장경로를 설정하는 제1 및 제2스위칭부(40,50) 상기 디지탈신호처리기(10)의 제어하에 상기 제1 또는 제2데이터메모리(20,30)에 대한 상기 데이터의 저장과 독출을 지정하기 위한 제1 및 제2어드레스멀티플렉서(70,80), 상기 제1 또는 제2데이터메모리(20,30)에 대한 상기 데이터의 저장양을 판단하기 위해 상기 어드레스의 디코딩을 수행하여 그 디코딩결과를 상기 디지탈신호처리수단에 인가하는 어드레스디코더(80), 상기 제1 또는 제2데이터메모리(20;30)에서 독출되는 데이터의 출력경로를 설정하기 위한 데이터멀티플렉서(90), 상기 제1 및 제2데이터메모리 중 어느 하나의 데이터 메모리에 저장된 데이터가 설정된 양만큼 독출되면 다른 하나의 데이터메모리에 대한 데이터의 저장으로 변경되도록 하는 프로그램이 등록된 프로그램메모리(100)가 구비되어 구성된 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 바람직한 실시예에 따른 데이터 비트스트림 발생장치의 구성을 나타낸 도면, 제2도는 제1도에 도시된 본 발명에 따른 데이터 비트스트림 발생장치의 동작을 설명하는 플로우차트이다.
Claims (2)
- 호스트 컴퓨터 또는 메인 프로세서에서 송출되는 데이터와 어드레스를 기초로 그 데이터를 저장하고서 외부적으로 전송하기 위한 데이터 비트스트림 발생장치에 있어서, 제1 및 제2데이터메모리(20,30)에 대한 상기 데이터의 저장과 독출을 제어하는 디지탈신호처리수단(10)과, 상기 디지탈신호처리수단(10)의 제어하에 상기 데이터의 제1또는 제2데이터메모리(20;30)에 대한 저장경로를 설정하는 제1 및 제2스위칭수단(70;80), 상기 디지탈신호처리수단(10)의 제어하에 상기 제1 또는 제2데이터메모리(20;30)에 대한 상기 데이터의 저장과 독출을 지정하기 위한 제1 및 제2어드레스멀티플렉서(70;80), 상기 제1 또는 제2데이터메모리(20;30)에 대한 상기 데이터의 저장양을 판단하기 위해 상기 어드레스의 디코딩을 수행하여 그 디코딩결과를 상기 디지탈신호처리수단(10)에 인가하는 어드레스 디코더(60) 및, 상기 제1 또는 제2데이터메모리(20;30)에서 독출되는 데이터의 출력경로를 설정하기 위한 데이터 멀티플렉서(90)를 갖추어 구성된 것을 특징으로 하는 데이터 비트스트림 발생장치.
- 제1항에 있어서, 상기 제1 및 제2데이터메모리(20,30) 중 어느 하나의 데이터메모리에 저장된 데이터가 설정된 양만큼 독출되면 상기 디지탈신호처리수단(10)에 의해 다른 하나의 데이터메모리에 대한 데이터의 저장으로 변경되도록 하는 프로그램이 등록된 프로그램메모리(100)가 더 구비되어 구성된 것을 특징으로 하는 데이터 비트스트림 발생장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960016369A KR0159687B1 (ko) | 1996-05-16 | 1996-05-16 | 데이터 비트스트림 발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960016369A KR0159687B1 (ko) | 1996-05-16 | 1996-05-16 | 데이터 비트스트림 발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970076309A true KR970076309A (ko) | 1997-12-12 |
| KR0159687B1 KR0159687B1 (ko) | 1998-12-15 |
Family
ID=19458868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960016369A KR0159687B1 (ko) | 1996-05-16 | 1996-05-16 | 데이터 비트스트림 발생장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0159687B1 (ko) |
-
1996
- 1996-05-16 KR KR1019960016369A patent/KR0159687B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0159687B1 (ko) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920008598A (ko) | 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템 | |
| KR970003112A (ko) | 데이타 재생 장치 및 방법 | |
| KR930001190A (ko) | 디지탈 데이타의 에러 정정장치 | |
| KR900016865A (ko) | 파이프라인방식의 분기명령제어장치 | |
| KR970049565A (ko) | 플래쉬 메모리의 재프로그램 장치 및 그 방법 | |
| KR910008565A (ko) | 분기 제어 회로 | |
| KR970076309A (ko) | 데이터 비트스트림 발생장치 | |
| KR970076214A (ko) | 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법 | |
| KR970031616A (ko) | 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템 | |
| KR970076308A (ko) | 데이터 비트스트림 발생장치 | |
| KR970059876A (ko) | 중앙처리장치 구동 주파수 자동 선택 장치 및 그 제어방법 | |
| KR920022107A (ko) | 이동체 단말기의 전원 온/오프에 의한 nvm 오동작 보호회로 | |
| KR900002311A (ko) | 캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치 | |
| KR0167306B1 (ko) | 노샘플롬 사운드 시스템 | |
| KR200259353Y1 (ko) | 출력 전용 레지스터의 출력 데이터 읽기 장치 | |
| KR860009421A (ko) | 논리기능을 가진 기억회로 | |
| KR910010299A (ko) | 프로그래머블 콘트롤러의 비트연산 처리회로 | |
| KR890017613A (ko) | 메모리 확장 회로 및 방식 | |
| KR920001863A (ko) | 이미지 데이타의 복호 및 부호화를 위한 이미지 메모리 억세스 회로 | |
| KR970071318A (ko) | 피엘씨(plc)의 이중화 입/출력 장치 | |
| KR950003990A (ko) | 비디오 메모리의 데이타 억세스회로 | |
| KR900013393A (ko) | 가상기억장치의 영역구분방식 및 회로 | |
| KR890015146A (ko) | 버퍼기억장치 | |
| KR920013142A (ko) | 로직스위치를 이용한 메모리 영역의 다중화 장치 | |
| KR950009403A (ko) | 피포메모리를 이용한 디지탈 시그날 프로세서 인터페이스 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |