KR970055576A - 다수의 디지탈-아나로그 변환기 및 전류 합산형 디지탈-아나로그 변환기 - Google Patents
다수의 디지탈-아나로그 변환기 및 전류 합산형 디지탈-아나로그 변환기 Download PDFInfo
- Publication number
- KR970055576A KR970055576A KR1019960068475A KR19960068475A KR970055576A KR 970055576 A KR970055576 A KR 970055576A KR 1019960068475 A KR1019960068475 A KR 1019960068475A KR 19960068475 A KR19960068475 A KR 19960068475A KR 970055576 A KR970055576 A KR 970055576A
- Authority
- KR
- South Korea
- Prior art keywords
- digital
- signal
- error
- analog converter
- current
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1023—Offset correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
액정 디스플레이 구동기의 각각의 N개의 전류 합산형 디지탈-아나로그(D/A)변환기(23)는 픽셀 비디오 정보를 제공하는 아나로그 신호(OUT)를 발생한다. D/A변환기의 에러 샘플링 기간에 변환되어질 데이타가 최대 규모인경우에 발생된 D/A변환기의 출력 신호는 비교기(131)에서 기준 전압(VREF)과 비교된다. 에러신호(ERROR)가 샘플하되어 캐패시터에서 발생된 제어 전압(VCP)을 변화시키는데 사용된다. 제어 전압은 전류 미러 방식으로 D/A변환기의 전류원(120)을 제어한다. 기준 전압은 D/A변환기의 각각의 비교기에 공통으로 결합된다. 상기 방식으로 D/A변환기간의 매칭과 각각의 D/A변환기의 정밀도가 개선된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 양상을실시하는 자체-측정 D/A변환기를 포함하는 액정 디스플레이 장치 도시도.
제2도는 제1도의 차체-측정 D/A변환기의 상세도.
Claims (13)
- 주어진 스위치 네트워크가 주어진 디지탈-아나로그 변환기와 관련되어 지고 대응하는 입력 데이타 워드에 응답되어져 상기 데이타 워드의 비트의 가중에 따라 대응하는 아나로그 출력신호(124에서의 전압)를 형성하는 다수의 스위치 네트워크(120,121,122)와; 기준 레벨의 기준 신호(VREF)의 신호원을 포함하여 비디오 디스플레이 장치의 다수의 데이타 라인 구동기(100)에 인가되는 다수의 아나로그 출력신호(OUT)를 발생시키는 다수의 디지탈-아나로그 변환기(23, 제1도)에 있어서 상기 주어진 디지탈-아나로그 변환기의 상기 스위치 네트워크에 결합되어져 서브-루프 방식으로 상기 주어진 디지탈-아나로그 변환기의 상기 출력신호를 자동으로 조정하는 상기 주어진 디지탈-아나로그 변환기와 관련 된 에러 신호를 각각의 상기 다수의 디지탈-아나로그 변환기에 발생시키는데 동일한 기준 신호(VREF, 제1도)가 사용되도록 주어진 비교기가 상기 주어진 디지탈-아나로그 변환기와 관련되어지고 상기 기준 신호 및 상기 주어진 디지탈-아나로그 변환기의 상기 아나로그 출력신호(OUT)를 나타내는 신호(133에서의 전압)에 응답되어져 상기 신호간의 차에 따라 에러신호(ERROR)를 발생하는 다수의 비교기(131)를 포함하는 것을 특징으로 하는 다수의 디지탈-아나로그 변환기.
- 제1항에 있어서 상기 주어진 디지탈-아나로그 변환기(23)는 주기적인 스위치 제어신호(SAMP)에 응답하고 제1의 캐패시턴스(CP1) 및 상기 비교기에 결합되어 에러 샘플링 기간동안 상기 에러 신호를 샘플링하고 변환규모를 제어하도록 상기 주어진 디지탈-아나로그 변환기의 상기 주어진 스위치 네트워크에 결합되는 변환 규모제어신호(I145)를 발생시키기 위해 상기 제1의 캐패시턴스의 상기 샘플화된 에러 신호를 저장하기 위한 제1의 스위치(141)를 더 포함하는 것을 특징으로 하는 다수의 디지탈-아나로그 변환기.
- 제2항에 있어서 상기 에러 샘플링 기간외엔 상기 제1의 캐패시턴스(CP1)를 제2의 캐패시턴스(CP2)에 결합시켜 상기 샘플화된 에러 신호를 상기 제2의 캐패시턴스를 집적시키기 위한 상기 제2의 캐패시턴스를더 포함하는 것을 특징으로 하는 다수의 디지탈-아나로그 변환기.
- 제2항에 있어서 상기 에러 샘플링 기간동안 상기 데이타 워드(W)는 상기 기준 진호의 상기 레벨과 관련되는 선정된 값(11…1)을 구비하고 상기 에러 샘플링 기간외엔 상기 데이타워드가 픽셀 비디오 정보를 포함하는 것을 특징으로 하는 다수의 디지탈-아나로그 변환기.
- 제4항에 있어서 상기 에러샘플링 기간동안 상기주어진 디지탈-아나로그 변환기에 인가되는 상기 입력데이타 워드(W)의 값은 최대규모 출력신호(11 …1)에 대응하는 것을 특징으로 하는 다수의 디지탈-아나로그 변환기.
- 제1항에 있어서 상기 스위치 네트워크(120,121,122)는 전류 합산형 디지탈-아나로그 변환기의 다수의 스위치 전류원(120)을 포함하는데 각각의 상기 다수의 스위치 전류원은 전류 미러 장치(111,110)의 에러 신호에 의해 조정되는 것을 특징으로 하는 다수의 디지탈-아나로그 변환기.
- 제6항에 있어서 상기 스위치 전류원(120)은 상기 에러 신호에 의해 공통으로 제어된 다수의 비-스위치전류원(110) 및 상기 비-스위치 전류원에 결합되어 상기 스위치 전류원을 형성하기 위한 다수의 스위치(114,113)를 포함하는 것을 특징으로 하는 다수의 디지탈-아나로그 변환기.
- 제1항에 있어서 상기 주어진 디지탈-아나로그 변환기는 상기 저항기에 전압을 발생시키기 위해 전류합산 저항기(R)에 결합되는 전류를 발생시키는 다수의 스위치 전류원(120)을 포함하고 상기 저항기의 상기 전압은 상기 비교기(131)에 결합되어 상기 저항기의 값에 대한 상기 출력신호의 종속성을 감소시키기 위한 방식으로 상기 에러 신호(ERROR)를 발생시키는 것을 특징으로 하는 다수의 디지탈-아나로그 변환기.
- 입력데이타 워드(W)의 소스와; 전류 미러 장치(111,110)에서 공통으로 제어되고 선택된 전류원의 전류로부터 아나로그 출력신호(124에서의 전압)를 형성하도록 상기 데이타 워드에 따라 선택되는 다수의 스위치 전류원(120)및; 기준 레벨의 기준신호(VREF)의 신호원을 포함하는 전류 합산형 디지탈-아나로그 변환기에 있어서 상기 기준 신호에 응답하고 상기 출력신호를 나타내는 신호에 응답하여 상기 신호간의 차에 따라 에러 신호(ERROR)를 발생시키는데 상기 에러신호는 상기 전류 미러 장치에 결합되어져 서보-루프방식으로 상기 아나로그 출력 신호를 자동으로 조정하는 것을 특징으로 하는 다수의 디지탈-아나로그 변환기.
- 제9항에 있어서 주기적인 스위치 제어신호(SAMP)에 응답하고 제1의 캐패시턴스(CP1) 및 상기 비교기에 결합되어 에러샘플링 기간동안 상기 에러신호를 샘플링하고 변환 규모를 제어하도록 상기 디지탈-아나로그 변환기와 상기 전류 미러 장치에 결합되는 변환 규모 제어 신호(I145)를 발새시키기 위해 상기 제1의 캐패시턴스의 상기 샘플화된 에러 신호를 저장하기 위한 제1의 스위치(141)를 더 포함하는 것을 특징으로 하는 다수의 디지탈-아나로그 변환기.
- 제10항에 있어서 상이 에러 샘플링 기간외엔 상기 샘플화된 에러 신호를 제2의 캐패시턴스(CP2)에 집적시키기 위한 상기 제1의 캐패시턴스(CP1)상기 제2의 캐패시턴스를 더 포함하는 것을 특징으로 하는 전류합산형 디지탈-아나로그 변환기.
- 제10항에 있어서 상기 에러 샘플링 기간동안 상기 데이타 워드(W)는 상기 기준 신호의 상기 레벨과 관련되는 선정된 값(11 …1)을 구비하고 상기 에러 샘플링 기간외엔 상기 데이타 워드가 픽셀 비디오 정보를 포함하는 것을 특징으로 하는 전류 합산형 디지탈-아나로그 변환기.
- 제12항에 있어서 상기 에러 샘플링 기간(ERROR)동안 상기 디지탈-아나로그 변환기에 인가되는 상기 입력 데이타 워드의 값(11 …1)은 최대 규모 출력신호에 대응하는 것을 특징으로 하는 전류 합산형 디지탈-아나로그 변환기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US57717295A | 1995-12-22 | 1995-12-22 | |
| US577,172 | 1995-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970055576A true KR970055576A (ko) | 1997-07-31 |
| KR100513906B1 KR100513906B1 (ko) | 2005-11-30 |
Family
ID=24307563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960068475A KR100513906B1 (ko) | 1995-12-22 | 1996-12-20 | 디지털-아날로그변환기및전류합산형디지털-아날로그변환기 |
Country Status (10)
| Country | Link |
|---|---|
| EP (2) | EP0780986B1 (ko) |
| JP (1) | JP4118355B2 (ko) |
| KR (1) | KR100513906B1 (ko) |
| CN (1) | CN1204690C (ko) |
| CA (1) | CA2191510C (ko) |
| DE (1) | DE69634354T2 (ko) |
| ES (1) | ES2236727T3 (ko) |
| MY (1) | MY121974A (ko) |
| SG (1) | SG101915A1 (ko) |
| TW (1) | TW331679B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480562B1 (ko) * | 1996-12-23 | 2005-05-16 | 삼성전자주식회사 | 디지탈-아날로그변환장치의풀스케일전류조정회로 |
| KR20230101024A (ko) * | 2021-12-29 | 2023-07-06 | 한국과학기술원 | 디지털 유사 아날로그 저전압 강하 레귤레이터 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3007622U (ja) * | 1994-08-08 | 1995-02-21 | マルイ包装株式会社 | ホルダー |
| DE19807856A1 (de) * | 1998-02-25 | 1999-08-26 | Philips Patentverwaltung | Schaltungsanordnung mit Strom-Digital-Analog-Konvertern |
| US6420988B1 (en) * | 1998-12-03 | 2002-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Digital analog converter and electronic device using the same |
| JP2000276108A (ja) * | 1999-03-24 | 2000-10-06 | Sanyo Electric Co Ltd | アクティブ型ｅｌ表示装置 |
| US6208278B1 (en) * | 1999-05-07 | 2001-03-27 | Infineon Technologies North America Corp. | System and method for logarithmic digital to analog conversion |
| US6377197B1 (en) * | 2000-08-15 | 2002-04-23 | Nokia Mobile Phones Ltd. | DAC gain compensation for temperature and process variations |
| JP2004004788A (ja) | 2002-04-24 | 2004-01-08 | Seiko Epson Corp | 電子素子の制御回路、電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器、並びに電子素子の制御方法 |
| US7026966B2 (en) * | 2002-05-13 | 2006-04-11 | Austriamicrosystems Ag | Digital-to-analog converter comprising an integrated test circuit |
| CN100342416C (zh) * | 2004-04-22 | 2007-10-10 | 友达光电股份有限公司 | 用于有机发光二极管显示器的数据驱动电路 |
| JP4397291B2 (ja) * | 2004-06-29 | 2010-01-13 | Ｏｋｉセミコンダクタ株式会社 | 表示装置の駆動回路、及び表示装置の駆動方法 |
| CN101228696B (zh) * | 2005-06-16 | 2011-03-23 | 高通股份有限公司 | 用于增益误差校正的误差校正电路和模数转换器 |
| JP2007187714A (ja) * | 2006-01-11 | 2007-07-26 | Matsushita Electric Ind Co Ltd | 電流駆動装置 |
| EP2894943B1 (en) | 2014-01-14 | 2020-02-26 | Dialog Semiconductor (UK) Limited | An apparatus for improving the accuracy of an exponential current digital-to-analog (IDAC) using a binary-weighted MSB |
| EP2894944A1 (en) | 2014-01-14 | 2015-07-15 | Dialog Semiconductor GmbH | Method for improving the accuracy of an exponential current digital-to-analog (IDAC) using a binary-weighted MSB |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL186990C (nl) * | 1979-03-16 | 1991-04-16 | Philips Nv | Zelfinstellend filter met een vertragingsschakeling. |
| DE3279017D1 (en) * | 1981-03-25 | 1988-10-13 | Hitachi Ltd | Digital-to-analog converter |
| JPS57157628A (en) * | 1981-03-25 | 1982-09-29 | Hitachi Ltd | Digital/analog converter |
| JPH0646709B2 (ja) * | 1985-02-28 | 1994-06-15 | キヤノン株式会社 | デジタル・アナログ変換器 |
| JPS6333930A (ja) * | 1986-07-29 | 1988-02-13 | Toshiba Corp | デジタルアナログ変換回路 |
| JPH0810832B2 (ja) * | 1987-03-04 | 1996-01-31 | 株式会社東芝 | デイジタル―アナログ変換器 |
| FR2620836B1 (fr) * | 1987-09-21 | 1990-01-19 | Thomson Semiconducteurs | Source d e courant ajustable et convertisseur numerique/analogique a auto-calibration utilisant une telle source |
| US5170155A (en) | 1990-10-19 | 1992-12-08 | Thomson S.A. | System for applying brightness signals to a display device and comparator therefore |
| JP3206138B2 (ja) * | 1992-10-01 | 2001-09-04 | 松下電器産業株式会社 | 電流加算型ｄ／ａ変換器 |
| US5452014A (en) * | 1994-03-21 | 1995-09-19 | Hewlett-Packard Company | Video dac rise time control and supply noise suppression |
| US5570090A (en) * | 1994-05-23 | 1996-10-29 | Analog Devices, Incorporated | DAC with digitally-programmable gain and sync level generation |
| JPH08274642A (ja) * | 1995-03-31 | 1996-10-18 | Ricoh Co Ltd | Ｄａコンバ−タおよびｄａコンバ−タ装置 |
| JP3062035B2 (ja) * | 1995-03-31 | 2000-07-10 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | Ｄ／ａコンバータ |
-
1996
- 1996-11-27 TW TW085114665A patent/TW331679B/zh not_active IP Right Cessation
- 1996-11-28 CA CA002191510A patent/CA2191510C/en not_active Expired - Fee Related
- 1996-12-05 MY MYPI96005098A patent/MY121974A/en unknown
- 1996-12-12 SG SG9611645A patent/SG101915A1/en unknown
- 1996-12-18 ES ES96402783T patent/ES2236727T3/es not_active Expired - Lifetime
- 1996-12-18 EP EP96402783A patent/EP0780986B1/en not_active Expired - Lifetime
- 1996-12-18 EP EP20040007223 patent/EP1437833A1/en not_active Withdrawn
- 1996-12-18 JP JP33872696A patent/JP4118355B2/ja not_active Expired - Fee Related
- 1996-12-18 DE DE69634354T patent/DE69634354T2/de not_active Expired - Lifetime
- 1996-12-20 KR KR1019960068475A patent/KR100513906B1/ko not_active IP Right Cessation
- 1996-12-21 CN CNB961231718A patent/CN1204690C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480562B1 (ko) * | 1996-12-23 | 2005-05-16 | 삼성전자주식회사 | 디지탈-아날로그변환장치의풀스케일전류조정회로 |
| KR20230101024A (ko) * | 2021-12-29 | 2023-07-06 | 한국과학기술원 | 디지털 유사 아날로그 저전압 강하 레귤레이터 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0780986B1 (en) | 2005-02-16 |
| KR100513906B1 (ko) | 2005-11-30 |
| JPH09198015A (ja) | 1997-07-31 |
| CN1159102A (zh) | 1997-09-10 |
| CA2191510A1 (en) | 1997-06-23 |
| ES2236727T3 (es) | 2005-07-16 |
| CA2191510C (en) | 2006-06-13 |
| DE69634354D1 (de) | 2005-03-24 |
| EP1437833A1 (en) | 2004-07-14 |
| MY121974A (en) | 2006-03-31 |
| EP0780986A2 (en) | 1997-06-25 |
| SG101915A1 (en) | 2004-02-27 |
| EP0780986A3 (en) | 2000-02-02 |
| JP4118355B2 (ja) | 2008-07-16 |
| CN1204690C (zh) | 2005-06-01 |
| DE69634354T2 (de) | 2006-01-12 |
| MX9606430A (es) | 1997-10-31 |
| TW331679B (en) | 1998-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970055576A (ko) | 다수의 디지탈-아나로그 변환기 및 전류 합산형 디지탈-아나로그 변환기 | |
| US5446371A (en) | Precision analog-to-digital converter with low-resolution and high-resolution conversion paths | |
| KR100845746B1 (ko) | 면적을 최소화하는 디지털-아날로그 변환기 및 그것을포함하는 소스 드라이버 | |
| EP0545295A2 (en) | Low noise switched capacitor digital-to-analog converter | |
| US4357600A (en) | Multislope converter and conversion technique | |
| US5841384A (en) | Non-linear digital-to-analog converter and related high precision current sources | |
| US7453386B2 (en) | Digital to analog converter and source driver | |
| US6744415B2 (en) | System and method for providing voltages for a liquid crystal display | |
| KR970055577A (ko) | 아날로그/디지털, 디지털/아날로그 변환장치 | |
| US4958155A (en) | Ultra fast digital-to-analog converter with independent bit current source calibration | |
| EP0289081B1 (en) | Digital-to-analog converter | |
| US5021786A (en) | Analog to digital and digital to analog signal processors | |
| US4544912A (en) | Scale switchable digital-to-analog converter | |
| US5184127A (en) | Sample-and-hold droop compensator for high speed high resolution analog-to-digital converter | |
| EP0738439B1 (en) | Low resolution, high linearity digital-to-analog converter without trim | |
| US5841383A (en) | Current mode track and hold circuit | |
| GB1569385A (en) | Digital to analogue converter | |
| US6512471B2 (en) | Intentionally non-monotonic digital-to-analog converter | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| KR900000250B1 (ko) | 삼각파 발생회로 | |
| JP2001267926A (ja) | Ｄａ変換装置 | |
| KR100499368B1 (ko) | 아날로그/디지털변환기의레퍼런스전압조절장치 | |
| JPH07336227A (ja) | Ｄ／ａ変換器及びａ／ｄ変換器 | |
| SU993210A1 (ru) | Линейный интерпол тор | |
| KR200141188Y1 (ko) | 디지탈/아날로그 변환기의 전류 출력회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130819 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |