KR900000250B1

KR900000250B1 - 삼각파 발생회로

Info

Publication number: KR900000250B1
Application number: KR1019870005115A
Authority: KR
Inventors: 홍진우
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1987-05-22
Filing date: 1987-05-22
Publication date: 1990-01-24
Also published as: KR880014740A

Abstract

내용 없음.

Description

삼각파 발생회로

제1도는 본 발명에 따른 블록도

제2도는 본 발명에 따른 제1도의 구체 회로도

제3도는 본 발명에 따른 제2도의 동작 파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 주파수 조정부 20 : D/A 변환기

30 : 적분기 40 : 버터

50 : 구형파 발생기

본 발명은 삼각파 발생기(Triangle-Wage Generator)에 관한 것으로서, 특히 n비트 멀티플라잉(Multipling) D/A변환기(Digital -To - Analog Converter)를 사용하여 부하에 흐르는 전류가 변하더라도 직선성을 향상시킬 수 있는 회로에 관한 것이다.

일반적으로 간단히 연산증폭기에 의해 적분기를 구성한 후 구형파를 입력하면 발진주기를 T라 할 때, 주기(T)가 저항(R)에 캐패시터(C)를 곱한값보다 적을 때 삼각파를 얻을 수 있다.

상기 발생 삼각파를 사용 목적에 따라 변조파의 중간과정에서 사용되는 신호로 직선성이 양호해야만 정확한 변조파를 얻을 수 있도록 되어 있으나 종래는 RC시정수 특성 때문에 근본적으로 직선성을 해결하지 못하였다.

따라서 본 발명의 목적은 소정 비트의 멀티 플라잉디지탈/아나로그 변환에 의해 정전류원(Constand Current Sourse)을 공급하여 부하에 전류가 변화하더라도 직선성이 우수한 삼각파를 얻을 수 있는 회로를 제공함에 있다.

본 발명의 다른 목적은 딥 스위치에 의해 삼각파 출력 주파수를 프로그램어블 하게 설정할 수 있는 회로를 제공함에 있다.

상기 목적을 수행하기 위한 본 발명은 프로그램어블하게 삼각파의 주파수를 설정할 수 있는 주파수 조정부와 디지탈 구형과 신호를 받아 상기 주파수 조정부의 설정에 따라 계산하여 레벨이 다른 해당 아나로그 신호로 변환하는 디지탈/아나로그 변환부와, 상기 디지탈/아나로그 변환부의 출력신호로 적분하여 삼각파를 출력하는 적분기와, 상기 적분기의 출력 삼각파를 완충증폭하는 버퍼부와 상기 주파수 조정에 따라 출력된 삼각파를 다시 구형파로 변환하는 구형파 발생기로 구성됨을 특징으로 한다. 이하 본 발명에 첨부된 도면을 참조하여 상세히 설명한다.

제1도는 본 발명에 따른 블록도로서, 프로그램어블 하게 삼각파의 주파수를 설정할 수 있는 주파수 조정부(10)와, 디지탈 구형파 신호를 받아 상기 주파수 조정부 (10)의 설정에 따라 계산하여 레벨이 다른 해당 아나로그 신호로 변환하는 디지탈/아나로그 변환부(20)와, 상기 디지탈/아나로그 변환부(20)의 출력신호를 적분하여 삼각파를 출력하는 적분기(30)와, 상기 적분기(30)의 출력 삼각파를 완충 증폭하는 버퍼부 (40)와, 상기 주파수 조정에 따라 출력된 삼각파를 다시 구형파로 변환하는 구형파 발생기(50)로 구성된다.

상기 구성에 따른 본 발명에 따른 실시예를 기술하면 주파수 조정부(10)에서 소정치를 설정하고 디지탈/아나로그 변환부(20)에서 구형파와 상기 주파수 조정부(10)의 입력을 멀티 플라잉하면 해당 아나로그 값이 출력된다.

상기 출력신호가 정전류원으로 적분기(30)에 인가되어 삼각파와 출력되면 버퍼부(40)에서 버퍼링하여 PWM발생부로 출력하고 구형파 발생기(50)에서는 상기 적분기(30)출력의 삼각파를 구형파로 변환하여 상기 디지탈/아나로그 변환부(20)에 재입력한다.

제2도는 본 발명에 따른 제1도의 구체회로도로서 제2도중 R₁-R₃는 저항, OP₁-OP₃는 연산증폭기, SW₁-SW₈은 딥 스위치, VR₁는 가변저항, C₁는 캐패시터, ZD₁-ZD₂는 제너다이오드, R₈는 풀업(Full up)저항, D/A는 디지탈/아나로그 변환기이며, 상기 딥 스위치(SW₁-SW₈), 풀업저항(R₈)으로 구성된 부분이 주파수 조정부(10)에 대응하고, 가변저항(VR1), 디지탈/아나로그 변환기(D/A)로 구성된 부분이 디지탈/아나로그 변환부(20)에 대응하며, 연산증폭기(OP₁), 캐패시터(C₁)로 구성된 부분이 적분기(30)에 대응하고, 저항(R₁-R₃), 연산증폭기(OP₂), 제너다이오드(ZD₁-ZD₂)로 구성된 부분이 구형파 발생기(40)에 대응하고, 연산증폭기(OP₃)가 버퍼부(40)에 대응된다.

따라서 본 발명의 구체적 일실시예를 제2도를 참조하여 상세히 설명하면 초기 구형파를 디지탈/아나로그 변환기(D/A)에 입력하고 딥 스위치(SW₁-SW₈)의 조정값을 디지탈/아나로그 변환기(D/A)로 입력하면 상기 구형파와 밀터플라잉한다.

여기서 딥 스위치(SW₁-SW₈)의 설정에 따라 레벨이 변화한 아나로그 값을 얻을 수 있다. 예를 들어 딥 스위치(SW₁-SW₈)을 온(ON)했을 때 이 설정값은 각 라인 풀업저항(R₈)에 의해 풀업되어 상기 디지탈/아나로그 변환기(D/A)의 8비트단(b₆-b₇)으로 모두 "로우"로 입력된다. 이때 디지탈/아나로그 변환기(D/A)는 "0"를 변환값으로 출력된다.

상기 디지탈/아나로그 변환기(D/A)는 2'S 보수(Complement Code)를 하기표 1과 같이 사용하고 있다.

[표 1]

디지탈/아나로그 변환기(D/A)와 출력(V_out)=-D·V_REF

D : 딥 스위치에 의해 설정한 변환값

여기서 연산증폭기(OP₂)와 제너다이오드(ZD₁-ZD₂)를 통해 구형파가 출력되어 정전압으로 가변저항(VR₁)을 통해 디지탈/아니로그 변환기(VR₁)에 입력되어 D/A의 내부 구성 저항을 통해 정전류원을 만들어 다시 연산증폭기((OP₁)로 입력하며, 한편 캐패시터(C₁), 입력저항(R)에 의한값보다 주기(T)가 적을 때 삼각파가 연산증폭기 (OP₁)의 출력단을 통해 출력되는데 하기식에서 의해 예를 들어 구체적으로 설명하면

(V₁: 입력전압, V₀: 출력전압, D : 딥스위치선택값, R : VR₁+D/A의 내부저항)

상기 식(1)에서 입력전압(V1)가 구형파이므로 출력전압

가 되고, 출력전압 (V₀)의 시간변화율은

이 된다.

이때 제3도의 피크점(V_H ⁺)에서 (V_H ^-)까지 걸리는 시간(TM₁)은

여기서

이므로

따라서 발신주파수(F₀)는

이 되므로 딥 스위치(SW₁-SW₈)의 설정값(D)에 따라 출력 주파수가 달라진다. 이를 테이블화 하면 표 2와 같다.

가변저항(VR₁)은 상기에서 딥 스위치(SW₁-SW₈)을 조정해도 원하는 값이 나오지 않을 때 미세조정할 수 있다.

[표 2]

상술한 바와 같이 디지탈/아나로그 변환기에서 멀티 플라잉하여 정전류원을 만들어 공급하므로 부하에 흐르는 전류가 변화하더라도 삼각파 발생의 직선성은 향상시킬 수 있는 이점이 있다.

Claims

삼각파 발생회로에 있어서, 프로그램어블하게 삼각파의 주파수를 설정할 수 있는 주파수 조정부(10)와, 다지탈 구형파 신호를 받아 상기 주파수 조정부(10)의 설정에 따라 계산하여 레벨이 다른 해당 아나로그 신호로 변환하는 디지탈/아나로그 변환부 (20)와, 상기 디지탈/아나로그 변환부(20)의 출력신호를 적분하여 삼각파를 출력하는 적분기(30)와, 상기 적분기(30)의 출력 삼각파를 완충 증폭하는 버퍼부(40)와, 상기 주파수 조정에 따라 출력된 삼각파를 다시 구형파로 변환하는 구형파 발생기(50)로 구성됨을 특징으로 하는 회로.