CN1204690C - 用于视频显示器的自动校准数-模转换器 - Google Patents
用于视频显示器的自动校准数-模转换器 Download PDFInfo
- Publication number
- CN1204690C CN1204690C CNB961231718A CN96123171A CN1204690C CN 1204690 C CN1204690 C CN 1204690C CN B961231718 A CNB961231718 A CN B961231718A CN 96123171 A CN96123171 A CN 96123171A CN 1204690 C CN1204690 C CN 1204690C
- Authority
- CN
- China
- Prior art keywords
- converter
- signal
- error
- group
- given
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1023—Offset correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
液晶显示驱动器的N个电流相加型数-模(D/A)转换器(23)的每一个产生提供视频象素信息的模拟信号(OUT)。在该D/A转换器的误差采样间隔中,当被转换的数据是满幅时将产生的D/A转换器的输出信号在比较器(131)中与标准电压(VREF)比较。将误差信号(ERROR)采样并用于改变在电容器上生成的控制电压(VCP2)。该控制电压以电流反射镜方式控制D/A转换器的电流源(120)。将该标准电压共同加到D/A转换器的第一比较器,这样改善了D/A转换器之间的匹配及其精度。
Description
技术领域
本发明一般地说涉及用于将亮度信号加到显示装置的象素上的数-模转换器,特别是在液晶显示器(LCD)之中。
背景技术
显示装置,比如LCD,是由横向的行和纵向的列排列成的象素阵列组成的。将被显示的视频信息作为亮度(灰度)信号加到数据线,这些数据线单独地与每列象素相联,对每行象素顺序地扫描,根据加到各个列上亮度信号的电平将受激行的象素的电容充到不同的亮度电平。
Plus等人的美国专利No.5,170,155,名称为:“用于将亮度信号加到显示装置和比较器上的系统”,描述了LCD阵列的数据线或列驱动器的一例。在Plus等人的专利中,将视频信息以数字形式存储在带有输出线的存储器中。每组输出线将存储的数字信息加到对应的数-模(D/A)转换器中,将给定的D/A转换器的输出信号连接到对应的数据线驱动器,以驱动LCD阵列的对应数据线。
Sugawa等人的美国专利No.4,827,260,名称为“数-模转换器”,描述了一种用于视频信号处理的D/A转换器,叫做电流分割型(Current-segment)或电流累加型D/A转换器。一个实例,用于n位数据字的D/A转换器,用2n-1个开关控制2n-1个相同的电流源,根据该数据字位的状态选择地接通开关,将与导通开关相连的电流源的电流在电流相加电阻器中组合以产生总和电流。当数据字的值增加1时,总和电流值增加一个电流源的电流值,与该总和电流成比例的模拟输出的电压在该电阻器中增加。
可将较大数目,比如40个这种电流相加型D/A转换器用以同时将视频信息加到相应的40个数据线驱动器上,优点是这种D/A转换器的并行操作为更新与给定行相联系的象素信息提供了较短的周期。
对于LCD显示器的D/A转换器可要求比如大于0.25%的精复,然而可要求给定数据字的D/A转换器的输出电压与甚至更高的精度匹配。为了避免在应该一致的显示图象部分中的色调有差异感觉或灰度的变化,可要求这种匹配精度。
一般,可用公共形心设计技术(common centroill ayouttechmique)来构成单个的电流相加型D/A转换器,以避免D/A转换器的电流源中处理参量的显着偏差。然而,因为在LCD的驱动电路中需要大量的D/A转换器,对于这种D/A转换器的所有电流源获得上述的公共形心设计是不切合实际的。而且,不同D/A转换器的相加电阻器,由于每个可有比如大于1%的不准确性,可能有不匹配影响。所以人们希望可自动地和周期地校准D/A转换器,在LCD显示的操作过程中改善D/A转换器的精度。
在给定的D/A转换器中,实施发明的特征,通过控制信号在电流反射镜装置中共同控制这些电流源,通过将它的满幅输出电压与标准电压比较来自动地校准D/A转换器。将产生的误差信号加到采样保持装置上,将采样保持装置的电容上的电压用来产生在反馈或伺服环路中的电流源控制信号。控制信号的变化以同样的比率改变每一电流源的电流,以保持不变的电流比率。
发明内容
根据本发明的特征,将同样的标准电压共用到每一D/A转换器,因此,其优点是,可显著地减小D/A转换之中的精度不匹配。
一组实施本发明的一个方面的数-模转换器,产生一组模拟输出信号,将它们加到视频显示装置的一组数据线驱动器上。一给定的开关网络与一给定的数-模转换器相联,并响应对应的输入数据字。根据该数据字的位的加权该给定的开关网络产生相应的模拟输出信号。与给定数-模转换器相连的比较器响应标准信号和表示给定数-模转换器的模拟输出信号的信号。比较根据标准信号与表示模拟输出信号的信号之差产生误差信号。将同一标准用于产生在该组数-模转换器的每个里的每个误差信号。将与给定数-模转换器相联系的误差信号加到该给定数-模转换器的开关网络,用于以伺服环路的方式自动地调整该给定数-模转换器的输出信号。
根据本发明的一种电流相加型数-模转换器,包括:一个输入数据字的源;一组开关电流源,以电流反射镜装置共同控制,并根据所述数据字进行选择,以便从所述选择电流源的电流产生模拟输出信号(在124处的电压);处于标准电平的标准信号源;其特征在于:比较器,响应所述标准信号和表示所述输出信号的信号,根据它们之间的差值产生误差信号,将所述误差信号加到所述电流反射镜装置,以伺服环路的方式自动地调整所述模拟输出信号;其中,第一开关响应周期性的开关控制信号,并连接到所述第一电容和所述比较器,用于在误差采样间隔中采样所述误差信号,并将所述采样误差信号存储在所述第一电容中,以产生加到所述数-模转换器的所述电流反射镜装置上的转换尺度控制信号,以便控制转换尺度。
根据本发明的另一方面,一种电流相加型数-模转换器包括以电流反射镜装置共同控制的并根据输入数据字选择的一组开关电流源。从选择电流源的电流产生模拟输出信号。一比较器响应标准信号和表示输出信号的信号,用于所述它们之间的差产生误差信号。将该误差信号加到电流反射镜装置,用于以伺服环路的方式自动地调整模拟输出信号。
附图说明
图1表示一液晶显示装置,包括一个实施本发明一方面的自校准D/A转换器;
图2详细地表示图1的一个自校准D/A转换器。
具体实施方式
在图I中,比如从天线12接收代表要显示的图象信息的视频信号,模拟电路11对线路13提供视频信号,作为模-数转换器(D/A)14输入信号。将来自模拟电路的电视信号显示在液晶阵列16上,液晶阵列16是由大量的象素单元(比如液晶单元16a)组成的,安排成横向m=560行及垂直向n=960列。液晶阵列16包括数据线17的n=960列,一个用于液晶单元16a的每个垂直列;和m=560个选择线18,一个用于液晶单元16a的每个水平行。
D/A转换器14包括输出总线19,将亮度水平或灰度码供给具有40组输出线22的存储器21,存储21每组输出线22将存储的数字信息加到体现本发明特征的对应的数-模(D/A)转换器23。有40个D/A转换器23,分别对应40组线22。将给定的D/A转换器23的输出OUT信号经对应的线31加到对应的多路分路器和存储信号输出OUT的数据线驱动器100。
在给定视频行时间的13微秒间隔中,产生40个D/A转换器23的信号输出OUT,单在24个相继变换周期的每个中存储。结果将信号输出OUT存储在960个多路分路器和数据线驱动器的每个中,转换周期之间的时间近似为1.24微秒。
选择线扫描器60产生在线18中的行选信号,以通常的分式选择阵列16的给定行,在32微秒的行时间将960个数据线17上的电压加到该选择行的象素16a。
如前所示,将给定的多路分路器和数据线驱动器100用于存储对应的信号输出,OUT并传送存储的信号输出OUT到对应的数据线17。将每个数据线17加到象素单元16a的560行上。多路分路器和数据线驱动器100作为斩波式斜波放大器工作。将标准斜坡信号REF-RAMP和信号输出OUT加到控制输出晶体管MN6的比较器24,在每个视频行时间,通过晶体管MN6将数据斜波电压DATA-RAMP加到数据线17。直到比较器24使晶体管MN6截止时为止。比较器24截止晶体管MN6的时刻是由信号输出OUT的幅度决定的。于是,由信号输出OUT确定象素电压。在Plus等人的专利中详细地说明了,在结构上与多路分路器和数据线驱动器100相似的一例。
图2详细地表示体现本发明特征的图1的一个自校准D/A转换器23,图1和2中的相同符号和标号表示同样的元件或功能。
图2的每个自校准D/A转换器23将包含象素视频信息的8位数据字变转换成模拟电压输出OUT。它包括,比如28-1=255个开关电流源120,采用比如公共形心设计(Common Centroid Layout)的结构,使之彼此匹配。每个开关电流源120包括一个非开关电流源晶体管110,由P型金属氧化物半导体(PMOS)晶体管构成。每个晶体管110具有一个源极,经公共线110a接到电压源+5V;和一栅极,经线110b与其它晶体管的栅极共同相连。线110b连接到电流控制PMOS晶体管111的漏极,晶体管111的栅极和漏极彼此相连。在晶体管111中的控制电流I111的电流反射镜的方式控制在每个晶体管110中的电流I110的大小。每个电流I110具有同样大小,并跟踪D/A转换器23的其它110晶体管的每个电流I110。
在给定的开关电流源120中,电流源晶体管110连接到对应PMOS开关晶体管113的源极和对应的PMOS开关晶体管114的源极。晶体管114的漏极共同连接到电流反射镜装置117的电流和N型金属氧化物导体(NMOS)晶体管116的漏极,每个晶体管113的漏极连接到地参考端118。
将开关电流源120组成8组,由字W的8位分别控制。由控制在该组中的开关电流源120的字W的对应位的加权来确定包括在给定组中的开关电流源120的数目,比如,由字W的最高有效位MSB控制127个开关电流源120,而由字W的最低有效位LSB控制一个开关电流源120。在D/A转换器23中总共有255个开关电流源120。
将开关电流源120的给定组的每一晶体管114的栅极共同连接到对应的反相器121的输出,当字W的对应位是处于逻辑高电平时反相器121用逻辑低电平使晶体管114导通。结果,将每个晶体管110中的电流I110经过对应的晶体管114加到电流相加晶体管116,并在晶体管116中贡献出电流I116。于是,在晶体管116中的电流I116增加了一个由字W的控制位加权确定的量。
将这组开关电流源120的每个晶体管113的栅极共同连接到对应的反相器122的输出,当字W的对应位是处逻辑高电平时反相器122用逻辑高电平使晶体管113截止。
在另一方面,当字W的对应位处于逻辑低电平时对应的反向器121加上逻辑高电平。结果晶体管114截止,晶体管113导通,从电流相加晶体管116中消除在每个晶体管110中的电流I110。于是,当字W的位处于逻辑低电平时电流I110未贡献给晶体管116中的电流I116。
优点是,不管字W的控制位的状态如何电流I110继续在晶体管113和114的其中一个里不受干扰地流动。以此方法,优点是可减少任何电流转换干扰。
当在D/A转换器23中的每个电流I110都加到晶体管116时将产生电压输出OUT的满幅,当字W的所有8位都处高电平时将发生这种情况。而当没有I110电流加到晶体管116上时将出现“0”值,当字W的所有8位都处于低电平时会发生这种情况。
和电流I116以电流反射镜方式控制在晶体管123中的和电流I123。当数据字W的值增加1时则和电流I123跟着增加一个与I110成比例的值。
电流I123加到反相放大器125的反相端124,反相放大器125的输出端126经电阻R加到端124。将1.5V的移位电压加到放大器125的非反相输入端。结果,放大器125的模拟输出电压OUT等于1.5V+(用电阻R的值乘和电流I123的值)。当字W的每位值都是“0”时,电压输出OUT等于1.5V。于是,电压1.5V确定了电压输出OUT的“0”电平。
体现本发明特征的自校准电路130包括一个误差差分放大器131,具有一个连接到放大器125的输出端126的反相输入端和连接到对应图1中的VREF的标准电压源VREF的非反相输入端。放大器131包括一个PMOS晶体管132和133的差分对,分别连接到一对NMOS负载晶体管138和139。PMOS晶体管135、控制电流电阻137和晶体管134以串联分式连接,以电流反射镜的方式通过晶体管136控制在晶体管132和133中的电流之和。
误差放大器131的输出端140径误采样开关NMOS晶体管141连接到一个小采样电容CP1,它可以是寄生电容,经开关NMOS晶体管142将电容CP1连接到第2积分电容CP2。由互补控制信号SAMP和SAMP-INVERSE,分别控制晶体管141和142。箝位晶体管150连接在端140和结端151之间,结端151位于晶体管132和139之间。
在相继的数-模转换间隔161之间,信号SAMP-INMERSE的误差采样间隔160期间,进行D/A转换器23的周期性误差采样。在误差采样间隔160期间,采样控制信号SAMP的脉冲使晶体管141导通,采样控制信号SAMP-IMVERSE的互补脉冲使晶体管142截止。在采样间隔160期间,将信号SAMP加到图1的存储器21的输出级(未示出),用于产生其所有位都处于逻辑高电平的字W。信号SAMP-INVERSE关断晶体管150使之在端140产生误差信号ERROR。因此,电容CP1上产生一个误差校正电压VCP,它正比于满幅电压输出与电压VREF之间的差值。
在采样间隔160之后,采样控制信号SAMP关断晶体管141,采样控制信号SAMP-IMVERSE使晶体管142导通,于是将表示满幅电压输出中的误差的存储在电容CP1中的电荷加到误差积分电容CP2,用于产生控制电压VCP2。在稳态操作中,电压VCP2倾向于保持电压输出接近于电压VREF的水平。
箝位晶体管150在除了间隔160期间之外的所有时间都导通,因此,优点是采样间隔160之外,在端140上产生的信号是不变的,避免了将噪声信号引入电容CP1和CP2之中。
经源极跟随器NMOS晶体管143将电压VCP2加到由电阻R1和NMOS晶体管144的串联结构形成的电压-电流转换器,晶体管144的栅极连接到它的漏极。晶体管144的漏/栅极连接到NMOS晶体管145的栅极,以形成电流反射镜结构。在晶体管145中的电流I145与控制电压VCP2成正比。电流I145是一变化电流,它与晶体管147中的恒定电流I147之和形成晶体管111中的和电流I111。通过流经晶体管146的电流I146以电流反射镜的方式形成电流I147,电流I111以电流反射镜的方式控制每个电流I1110。
电压输出OUT和VREF之间的差值或误差产生电流I145,从而使电流I111改变。因此,在每个电流I110中发生改变,于是以伺服环路的方式校正了电流I110中的误差。在给定的采样间隔160期间至少可以部分地校正该误差,对于大误差的完全校正可需要几个采样间隔。
根据本发明的特征,采用同一标准电压VREF校正在每个D/A转换器23中的误差。因此,其优点是,在D/A转换器23之中的电阻器R中或在电流I110中的差值不会显着地影响满幅电压输出OUT的匹配。在“0”值时的电压输出OUT不会受电阻R或电流I110的显著影响,因为在“0”值时电流I110是“0”。在字W的任何中间值上保持其精度,因为在每个D/A转换器23中,电流I110彼此相等。采用22极晶体管技术可实施D/A转换器23的每个晶体管。
Claims (12)
1.一组数-模转换器(23),用于产生一组模拟输出信号(OUT),将该组信号加到视频显示装置的一组数据线驱动器(100)上,所述的一组数-模转换器包括:
一组开关网络(120,121,122),一给定的开关网络与一给定的数-模转换器相连,并响应对应的输入数据字,根据所述数据字位的加权产生相应的模拟输出信号(在124处的电压);
标准电平(VREF)的标准信号源,其特征在于:
还包括一组比较器(131),给定的比较器与所述给定的数-模转换器相联,并响应所述的标准信号和表示所述给定数-模转换器的所述模拟输出信号(OUT)的信号(133处的电压),根据它们之间的差值产生误差信号(ERROR),将相同的标准信号(VREF)用于产生所述一组数-模转换器的每个中的每个误差信号,将与所述给定数-模转换器相关联的所述误差信号加到所述给定数-模转换器相关联的所述开关网络,以伺服环路的方式自动地调整所述给定数-模转换器的所述输出信号。
2.根据权利要求1的一组数-模转换器,其特征在于:所述给定数-模转换器(23)还包括第一开关(141),响应周期性的开关控制信号(SAMP)并连接到第一电容(CP1)和所述比较器,用于在误差采样间隔期间采样所述误差信号,并将所述采样的误差信号存储于所述第一电容中,以产生加到所述给定数-模转换器的所述给定开关网络的转换尺度控制信号(I145),以控制转换尺度。
3.根据权利要求2的一组数-模转换器,其特征在于:还包括一第二电容(CP2),用于将所述第一电(CP1)容连接到所述第2电容,在所述误差采样间隔之外,在所述第2电容中积分所述采样误差信号(VCP1)。
4.根据权利要求2的一组数-模转换器,其特征在于:在所述误差采样间隔中,所述数据字(W)具有与所述标准信号的电平相关联的预定值(11...1),而在所述误差采样间隔之外,所述的数据字包含视频象素信号。
5.根据权利要求4的一组数-模转换器,其特征在于:在所述的误差采样间隔中,加到所述给定数-模转换器的所述输入数据字(W)的值对应于满幅输出信号(11...1)。
6.根据权利要求1的一组数-模转换器,其特征在于:所述的开关网络(120,121,122)包括一组电流相加型数-模转换器的开关电流源,通过在电流反射镜装置(111,110)中的所述误差信号调整所述一组开关电流源中的每一个。
7.根据权利要求6的一组数-模转换器,其特征在于,所述的开关电流源(120)包括一组由所述误差信号共同控制的非开关型电流源(110)和连接到所述非开关型电流源以形成所述开关电流源的一组开关(114,113)。
8.根据权利要求1的一组数-模转换器,其特征在于:所述给定数-模转换器包括一组开关电流源(120),用于产生在电流相加电阻(R)中组合的电流,以便在所述电阻中产生电压,将所述电阻上的电压加到所述比较器(131),用于产生所述误差信号(ERROR),以减少所述输出信号对所述电阻值的依赖性。
9.一种电流相加型数-模转换器,包括:
一个输入数据字(W)的源;
一组开关电流源(120),以电流反射镜装置(110,111)共同控制,并根据所述数据字进行选择,以便从所述选择电流源的电流产生模拟输出信号(在124处的电压);
处于标准电平的标准信号源(VREF);其特征在于:
比较器(131),响应所述标准信号和表示所述输出信号的信号,根据它们之间的差值产生误差信号(ERROR),将所述误差信号加到所述电流反射镜装置,以伺服环路的方式自动地调整所述模拟输出信号;
其中,第一开关(141)响应周期性的开关控制信号(SAMP),并连接到所述第一电容(CP1)和所述比较器,用于在误差采样间隔中采样所述误差信号,并将所述采样误差信号存储在所述第一电容中,以产生加到所述数-模转换器的所述电流反射镜装置上的转换尺度控制信号(U145),以便控制转换尺度。
10.根据权利要求9的数-模转换器,其特征在于:还包括连接到所述第一电容(CP1)的第2电容(CP2),在所述的误差采样间隔之外,在所述第2电容中积分所述采样误差信号。
11.根据权利要求9的数-模转换器,其特征在于:在所述误差采样间隔中,所述的数据字(W)具有与所述标准信号相联系的一个预定值(11...1),在所述误差采样间隔之外,所述的数据字包括视频象素信息。
12.根据权利要求11的数-模转换器,其特征在于:在所述的误差采样间隔(ERROR)中,加到所述数-模转换器的所述输入数据字的值(11...1)对应于满幅输出信号。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US57717295A | 1995-12-22 | 1995-12-22 | |
US577172 | 1995-12-22 | ||
US577,172 | 1995-12-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1159102A CN1159102A (zh) | 1997-09-10 |
CN1204690C true CN1204690C (zh) | 2005-06-01 |
Family
ID=24307563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB961231718A Expired - Fee Related CN1204690C (zh) | 1995-12-22 | 1996-12-21 | 用于视频显示器的自动校准数-模转换器 |
Country Status (10)
Country | Link |
---|---|
EP (2) | EP1437833A1 (zh) |
JP (1) | JP4118355B2 (zh) |
KR (1) | KR100513906B1 (zh) |
CN (1) | CN1204690C (zh) |
CA (1) | CA2191510C (zh) |
DE (1) | DE69634354T2 (zh) |
ES (1) | ES2236727T3 (zh) |
MY (1) | MY121974A (zh) |
SG (1) | SG101915A1 (zh) |
TW (1) | TW331679B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3007622U (ja) * | 1994-08-08 | 1995-02-21 | マルイ包装株式会社 | ホルダー |
KR100480562B1 (ko) * | 1996-12-23 | 2005-05-16 | 삼성전자주식회사 | 디지탈-아날로그변환장치의풀스케일전류조정회로 |
DE19807856A1 (de) * | 1998-02-25 | 1999-08-26 | Philips Patentverwaltung | Schaltungsanordnung mit Strom-Digital-Analog-Konvertern |
US6420988B1 (en) * | 1998-12-03 | 2002-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Digital analog converter and electronic device using the same |
JP2000276108A (ja) * | 1999-03-24 | 2000-10-06 | Sanyo Electric Co Ltd | アクティブ型el表示装置 |
US6208278B1 (en) * | 1999-05-07 | 2001-03-27 | Infineon Technologies North America Corp. | System and method for logarithmic digital to analog conversion |
US6377197B1 (en) * | 2000-08-15 | 2002-04-23 | Nokia Mobile Phones Ltd. | DAC gain compensation for temperature and process variations |
JP2004004788A (ja) | 2002-04-24 | 2004-01-08 | Seiko Epson Corp | 電子素子の制御回路、電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器、並びに電子素子の制御方法 |
EP1504531B1 (de) * | 2002-05-13 | 2006-11-08 | Austriamicrosystems AG | Digital-analog-umsetzer mit integrierter prüfschaltung |
CN100342416C (zh) * | 2004-04-22 | 2007-10-10 | 友达光电股份有限公司 | 用于有机发光二极管显示器的数据驱动电路 |
JP4397291B2 (ja) * | 2004-06-29 | 2010-01-13 | Okiセミコンダクタ株式会社 | 表示装置の駆動回路、及び表示装置の駆動方法 |
CN101228697B (zh) * | 2005-06-16 | 2011-10-26 | 高通股份有限公司 | 误差校正电路及使用其的模数转换器 |
JP2007187714A (ja) * | 2006-01-11 | 2007-07-26 | Matsushita Electric Ind Co Ltd | 電流駆動装置 |
EP2894943B1 (en) | 2014-01-14 | 2020-02-26 | Dialog Semiconductor (UK) Limited | An apparatus for improving the accuracy of an exponential current digital-to-analog (IDAC) using a binary-weighted MSB |
EP2894944A1 (en) * | 2014-01-14 | 2015-07-15 | Dialog Semiconductor GmbH | Method for improving the accuracy of an exponential current digital-to-analog (IDAC) using a binary-weighted MSB |
KR102591191B1 (ko) * | 2021-12-29 | 2023-10-20 | 한국과학기술원 | 디지털 유사 아날로그 저전압 강하 레귤레이터 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL186990C (nl) * | 1979-03-16 | 1991-04-16 | Philips Nv | Zelfinstellend filter met een vertragingsschakeling. |
JPS57157628A (en) * | 1981-03-25 | 1982-09-29 | Hitachi Ltd | Digital/analog converter |
EP0061199B1 (en) * | 1981-03-25 | 1988-09-07 | Hitachi, Ltd. | Digital-to-analog converter |
JPH0646709B2 (ja) * | 1985-02-28 | 1994-06-15 | キヤノン株式会社 | デジタル・アナログ変換器 |
JPS6333930A (ja) * | 1986-07-29 | 1988-02-13 | Toshiba Corp | デジタルアナログ変換回路 |
JPH0810832B2 (ja) * | 1987-03-04 | 1996-01-31 | 株式会社東芝 | デイジタル―アナログ変換器 |
FR2620836B1 (fr) * | 1987-09-21 | 1990-01-19 | Thomson Semiconducteurs | Source d e courant ajustable et convertisseur numerique/analogique a auto-calibration utilisant une telle source |
US5170155A (en) | 1990-10-19 | 1992-12-08 | Thomson S.A. | System for applying brightness signals to a display device and comparator therefore |
JP3206138B2 (ja) * | 1992-10-01 | 2001-09-04 | 松下電器産業株式会社 | 電流加算型d/a変換器 |
US5452014A (en) * | 1994-03-21 | 1995-09-19 | Hewlett-Packard Company | Video dac rise time control and supply noise suppression |
US5570090A (en) * | 1994-05-23 | 1996-10-29 | Analog Devices, Incorporated | DAC with digitally-programmable gain and sync level generation |
JPH08274642A (ja) * | 1995-03-31 | 1996-10-18 | Ricoh Co Ltd | Daコンバ−タおよびdaコンバ−タ装置 |
JP3062035B2 (ja) * | 1995-03-31 | 2000-07-10 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | D/aコンバータ |
-
1996
- 1996-11-27 TW TW085114665A patent/TW331679B/zh not_active IP Right Cessation
- 1996-11-28 CA CA002191510A patent/CA2191510C/en not_active Expired - Fee Related
- 1996-12-05 MY MYPI96005098A patent/MY121974A/en unknown
- 1996-12-12 SG SG9611645A patent/SG101915A1/en unknown
- 1996-12-18 EP EP20040007223 patent/EP1437833A1/en not_active Withdrawn
- 1996-12-18 ES ES96402783T patent/ES2236727T3/es not_active Expired - Lifetime
- 1996-12-18 EP EP96402783A patent/EP0780986B1/en not_active Expired - Lifetime
- 1996-12-18 DE DE69634354T patent/DE69634354T2/de not_active Expired - Lifetime
- 1996-12-18 JP JP33872696A patent/JP4118355B2/ja not_active Expired - Fee Related
- 1996-12-20 KR KR1019960068475A patent/KR100513906B1/ko not_active IP Right Cessation
- 1996-12-21 CN CNB961231718A patent/CN1204690C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CA2191510A1 (en) | 1997-06-23 |
ES2236727T3 (es) | 2005-07-16 |
CN1159102A (zh) | 1997-09-10 |
EP1437833A1 (en) | 2004-07-14 |
MX9606430A (es) | 1997-10-31 |
DE69634354D1 (de) | 2005-03-24 |
TW331679B (en) | 1998-05-11 |
KR970055576A (ko) | 1997-07-31 |
EP0780986A3 (en) | 2000-02-02 |
CA2191510C (en) | 2006-06-13 |
SG101915A1 (en) | 2004-02-27 |
DE69634354T2 (de) | 2006-01-12 |
EP0780986B1 (en) | 2005-02-16 |
JPH09198015A (ja) | 1997-07-31 |
EP0780986A2 (en) | 1997-06-25 |
MY121974A (en) | 2006-03-31 |
JP4118355B2 (ja) | 2008-07-16 |
KR100513906B1 (ko) | 2005-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1204690C (zh) | 用于视频显示器的自动校准数-模转换器 | |
EP0510696B1 (en) | Liquid crystal display control system | |
US6437716B2 (en) | Gray scale display reference voltage generating circuit capable of changing gamma correction characteristic and LCD drive unit employing the same | |
EP0821490B1 (en) | Potential generating device | |
KR101332291B1 (ko) | 디지털-아날로그 변환기 및 영상표시장치 | |
US7425941B2 (en) | Source driver of liquid crystal display | |
KR101243169B1 (ko) | 디지털·아날로그 변환기 | |
KR100296204B1 (ko) | 액정 구동 회로 | |
CN1043105C (zh) | 差分比较器电路 | |
KR19980070572A (ko) | 액정 디스플레이 패널을 구동시키기 위한 액정 구동 회로 | |
JP2000183747A (ja) | Da変換器およびそれを用いた液晶駆動装置 | |
US6225931B1 (en) | D/A converter with a gamma correction circuit | |
US4939518A (en) | Analog to digital converter | |
CN1541388A (zh) | 自校准图象显示设备 | |
US7295142B2 (en) | Digital-to-analog converter with short integration time constant | |
KR20080008951A (ko) | 구동회로 | |
US8077133B2 (en) | Driving circuit | |
CN111933073B (zh) | 一种灰阶电压产生电路 | |
MXPA96006430A (en) | Self-calibrated digital to analogue converter for a deployment of vi | |
JP2000286707A (ja) | デジタル−アナログ変換器およびこれを用いた液晶ディスプレイ装置 | |
CN117789652A (zh) | 数字模拟转换电路、数据驱动器以及显示装置 | |
JPH0713525A (ja) | 液晶表示装置の駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050601 Termination date: 20131221 |