KR970055393A - 상보형 클럭발생기 - Google Patents

상보형 클럭발생기 Download PDF

Info

Publication number
KR970055393A
KR970055393A KR1019950051428A KR19950051428A KR970055393A KR 970055393 A KR970055393 A KR 970055393A KR 1019950051428 A KR1019950051428 A KR 1019950051428A KR 19950051428 A KR19950051428 A KR 19950051428A KR 970055393 A KR970055393 A KR 970055393A
Authority
KR
South Korea
Prior art keywords
voltage
pull
inverter
clock signal
level
Prior art date
Application number
KR1019950051428A
Other languages
English (en)
Other versions
KR0179780B1 (ko
Inventor
손장섭
전용원
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950051428A priority Critical patent/KR0179780B1/ko
Priority to US08/579,476 priority patent/US5751176A/en
Priority to DE19603286A priority patent/DE19603286C2/de
Priority to JP8013489A priority patent/JPH09270683A/ja
Publication of KR970055393A publication Critical patent/KR970055393A/ko
Application granted granted Critical
Publication of KR0179780B1 publication Critical patent/KR0179780B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors

Abstract

본 발명은 펄스발생기에 관한 것으로서, 인버터와 버퍼가 대칭구조를 갖도록 구성하여 전원전압 및 접지전압을 풀-업 및 풀-다운시켜 TTL레벨의 전압을 출력하고, 출력되는 TTL레벨의 전압을 레벨변환기에서 CMOS레벨의 신호로 복원한 후 인버터를 통하여 출력함으로써, 정상 클럭신호와 반전클럭신호사이의 시간치이를 최소화할 수 있으며, 회로의 대칭성에 의해 트랜지스터의 구동능력이나 회로의 저항 요소들이 변화되어도, 공통적인 영향을 받게 되어 정상클럭신호와 반전클럭신호를 안정적으로 제공할 수 있게 발생할 수 있는 상보형 클럭발생기에 관한 것이다.

Description

상보형 클럭발생기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명인 상보형 클럭발생기의 블럭도.

Claims (6)

  1. 외부 클럭신호(CLKin)에 따라 전원전압 및 접지전압을 풀-업 및 풀-다운시켜 Vcc-TTN, Vss+VTP레벨의 전압을 출력하는 인버터부와, 외부 클럭신호(CLKin)에 다라 전원전압 및 전지전압을 풀-업 및 풀-다운시켜 Vcc-TTN, Vss+VTP레벨의 전압을 출력하는 제1버퍼와, 상기 인버터부와 제1버터에서 Vcc-TTN, Vss+VTP레벨의 전압을 입력받아, CMOS레벨의 신호로 복원하여 출력하는 레벨변환기와, 그 레벨변환기의 출력을 반전시켜 정상 클럭신호(CLKout) 및 반전 클럭신호(CLKoutB)를 각각 출력하는 제2, 제3버퍼로 구성된 것을 특징으로 하는 상보형 클럭발생기.
  2. 제1항에 있어서, 상기 인버터부는 전원전압단자가 풀-업용 NMOS트랜지스터와 PMOS트랜지스터와 NMOS트랜지스터 및 풀-다운용 PMOS트랜지스터를 통하여 접지전압단자와 직렬로 연결되어, PMOS트랜지스터와 NMOS트랜지스터의 게이트는 공통으로 클럭 입력단자(CLKin)와 연결되고, 공통 드레인접점이 출력단자로 구성된 것을 특징으로 하는 상보형 클럭발생기.
  3. 제1항에 있어서, 상기 버퍼는 전원전압단자가 NMOS트랜지스터와 풀-업용 PMOS트랜지스터와 풀-다운용 NMOS트랜지스터 및 PMOS트랜지스터를 통하여 접지전압단자와 직렬로 연결되어, NMOS트랜지스터와 PMOS트랜지스터의 게이트는 공통으로 클럭 입력단자(CLKin)와 연결되고, 풀-업용 PMOS트랜지스터와 풀-다운용 NMOS트랜지스터의 공통 드레인접점이 출력단자로 구성된 것을 특징으로 하는 상보형 클럭발생기.
  4. 제1항에 있어서, 상기 레벨변환기는 인버터(I6)의 입력단자와 인버터(I7)의 출력단자가 서로 공통 연결되어 인버터부의 출력단자와 연결되고, 인버터(I6)의 입력단자와 인버터(I7)의 출력단자가 서로 공통 연결되어 제1버퍼의 출력단자와 연결된 것을 특징으로 하는 상보형 클럭발생기.
  5. 제1항에 있어서, 상기 인버터부와 제1버퍼는 서로 대칭성을 갖는 것을 특징으로 하는 상보형 클럭발생기.
  6. 외부 클럭신호(CLKin)에 따라 전원전압 및 접지 전압을 풀-업 및 풀-다운시켜 Vcc-VTN, Vss+VTP레벨의 전압을 출력하는 인버터부와, 외부 클럭신호(CLKin)에 따라 전원전압 및 접지전압을 풀-업 및 풀-다운시켜 Vcc-VTN, Vss+VTP레벨의 전압을 출력하는 제1버퍼와, 상기 인버터부와 제1버터에서 Vcc-VTN, Vss+VTP레벨의 전압을 입력받아. 정상 클럭신호(CLKin)와 반전 클럭신호(CLKoutB)를 출력하는 제2, 제3버퍼로 구성된 것을 특징으로 하는 상보형 클럭발생기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950051428A 1995-12-18 1995-12-18 상보형 클럭발생기 KR0179780B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950051428A KR0179780B1 (ko) 1995-12-18 1995-12-18 상보형 클럭발생기
US08/579,476 US5751176A (en) 1995-12-18 1996-01-04 Clock generator for generating complementary clock signals with minimal time differences
DE19603286A DE19603286C2 (de) 1995-12-18 1996-01-30 Komplementär-Taktgenerator
JP8013489A JPH09270683A (ja) 1995-12-18 1996-01-30 相補型クロック発生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051428A KR0179780B1 (ko) 1995-12-18 1995-12-18 상보형 클럭발생기

Publications (2)

Publication Number Publication Date
KR970055393A true KR970055393A (ko) 1997-07-31
KR0179780B1 KR0179780B1 (ko) 1999-04-01

Family

ID=19441032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051428A KR0179780B1 (ko) 1995-12-18 1995-12-18 상보형 클럭발생기

Country Status (1)

Country Link
KR (1) KR0179780B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299050B1 (ko) * 1999-06-18 2001-11-01 정명식 상보 게이트-소스 클럭구동회로와 이를 적용한 플립플롭

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299050B1 (ko) * 1999-06-18 2001-11-01 정명식 상보 게이트-소스 클럭구동회로와 이를 적용한 플립플롭

Also Published As

Publication number Publication date
KR0179780B1 (ko) 1999-04-01

Similar Documents

Publication Publication Date Title
US5723986A (en) Level shifting circuit
KR100226177B1 (ko) 용량성 부하 구동용 로우-하이 전압 cmos 구동기 회로
CN110932715B (zh) 位准移位电路及操作位准移位器的方法
KR940022990A (ko) 과전압 허용 출력 버퍼 회로
US5751176A (en) Clock generator for generating complementary clock signals with minimal time differences
US5896044A (en) Universal logic level shifting circuit and method
KR970051206A (ko) 저전력용 센스앰프회로
KR950007287A (ko) 디지탈 신호 처리용 지연 회로
US4472645A (en) Clock circuit for generating non-overlapping pulses
US6043679A (en) Level shifter
US5909134A (en) Clock generator for generating complementary clock signals with minimal time differences
KR970023374A (ko) 반도체 집적회로장치 및 소진폭 신호 수신 방법
KR970055393A (ko) 상보형 클럭발생기
KR970072379A (ko) 신호 전송용의 긴 내부 배선을 구비한 cmos 논리 집적 회로
KR100762679B1 (ko) 레벨 쉬프터
US6456126B1 (en) Frequency doubler with polarity control
KR910002083A (ko) 출력회로
JP3056787U (ja) 相補型クロック発生器
US6339346B1 (en) Low skew signal generation circuit
JP6036272B2 (ja) レベルシフト回路、パワーオンリセット回路及び半導体集積回路
US5412264A (en) Signal input/output circuit for semiconductor integrated circuit
KR970013754A (ko) 레벨 쉬프트 회로
KR0122313Y1 (ko) 출력 버퍼
KR200296045Y1 (ko) 링오실레이터
KR20210017209A (ko) 레벨 쉬프터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 17

EXPY Expiration of term