JP3056787U - 相補型クロック発生器 - Google Patents

Abstract

(57)【要約】 【課題】 クロック発生器に対称性を付与して正常クロ
ック信号と反転クロック信号間の時間差を最小化するこ
とにより、正常クロック信号と反転クロック信号を同時
に必要とする回路に安定なクロック信号を提供し得る相
補型クロック発生器を提供することである。 【解決手段】 外部クロック信号（ＣＬＫｉｎ）に応じ
て電源電圧及び接地電圧をプルアップ及びプルダウンさ
せてＶCC−ＶTN、ＶSS＋ＶTPレベルの電圧を出力するイ
ンバータ部と、外部クロック信号（ＣＬＫｉｎ）に応じ
て電源電圧及び接地電圧をプルアップ及びプルダウンさ
せてＶCC−ＶTN、ＶSS＋ＶTPレベルの電圧を出力する第
１バッファーと、前記インバータ部と第１バッファーか
らＶCC−ＶTN、ＶSS＋ＶTPレベルの電圧を入力受け、Ｃ
ＭＯＳレベルの信号に復元して出力するレベル変換器
と、前記レベル変換器の出力を反転させ正常クロック信
号（ＣＬＫｏｕｔ）と反転クロック信号（ＣＬＫｏｕｔ
Ｂ）をそれぞれ出力する第２、第３バッファーとを含
む。

Description

【考案の詳細な説明】

【０００１】

【考案の属する技術分野】

本考案はクロック発生器に関するもので、特に正常クロック信号と反転クロッ ク信号を出力する回路が互いに対称構造を成すようにして、正常クロック信号と 反転クロック信号間で発生される時間差を最小化し得る相補型クロック発生器に 関するものである。

【０００２】

【従来の技術】

従来の相補型クロック発生器は、図２に示すように、外部クロック信号（ＣＬ Ｋｉｎ）を反転して出力するインバータ部１と、外部クロック信号（ＣＬＫｉｎ ）を入力受けて二つのインバータＩ３、Ｉ４で反転して出力するバッファー２と 、前記インバータ部１とバッファー２の出力を反転してそれぞれ正常クロック信 号（ＣＬＫｏｕｔ）と反転クロック信号（ＣＬＫｏｕｔＢ）を出力するインバー タＩ２、Ｉ３とから構成される。

【０００３】 このように構成される従来の相補型クロック発生器の動作を図２を参照して説 明すると次のようである。

【０００４】 先ず、外部からクロック信号（ＣＬＫｉｎ）がインバータ部１とバッファー２ に入力されると、インバータＩ１はクロック信号（ＣＬＫｉｎ）を反転してクロ ック信号を出力し、インバータＩ３、Ｉ４は入力されたクロック信号（ＣＬＫｉ ｎ）を順次反転させて正常クロック信号を出力する。

【０００５】 次いで、インバータＩ２は前記インバータ部１から出力される反転クロック信 号を入力受け、再び反転させて正常クロック信号（ＣＬＫｏｕｔ）を出力し、イ ンバータＩ５は前記バッファー２から出力される正常クロック信号を再び反転さ せて反転信号（ＣＬＫｏｕｔＢ）を出力する。

【０００６】

【考案が解決しようとする課題】

しかしながら、従来の相補型クロック発生器はインバータ部１が奇数のインバ ータで、バッファー２が偶数のインバータで構成される非対称構造を成すため、 インバータの数による遅延率差によって、前記正常クロック信号（ＣＬＫｏｕｔ ）と反転クロック信号（ＣＬＫｏｕｔＢ）間には必然的に時間差が発生する。

【０００７】 従って、設計時に前記時間差を補償するために各端の駆動能力を調節するのに 細心な配慮が必要であり、一旦各端の駆動能力を調節した後にも前記時間差は行 程変数、温度、電圧等の多くの要因の変化により易しく大きくなってしまう問題 点があった。

【０００８】 従って、本考案の目的は非対称構造を有するクロック発生器に対称性を付与し て正常クロック信号と反転クロック信号間の時間差を最小化することにより、正 常クロック信号と反転クロック信号を同時に必要とする回路に安定なクロック信 号を提供し得る相補型クロック発生器を提供することにある。

【０００９】

【課題を解決するための手段】

前記目的を達成するため、本考案は、外部から入力されるクロック信号（ＣＬ Ｋｉｎ）に応じて電源電圧及び接地電圧をプルアップ及びプルダウンさせてＶCC −ＶTN、ＶSS＋ＶTPレベルの電圧を出力するインバータ部と、外部から入力され るクロック信号（ＣＬＫｉｎ）に応じて電源電圧及び接地電圧をプルアップ及び プルダウンさせてＶCC−ＶTN、ＶSS＋ＶTPレベルの電圧を出力する第１バッファ ーと、前記インバータ部と第１バッファーからＶCC−ＶTN、ＶSS＋ＶTPレベルの 電圧を入力受け、ＣＭＯＳレベルの信号に復元して出力するレベル変換器と、前 記レベル変換器の出力を反転させ正常クロック信号（ＣＬＫｏｕｔ）と反転クロ ック信号（ＣＬＫｏｕｔＢ）をそれぞれ出力する第２、第３バッファーとを含む ことを特徴とする。

【００１０】

【考案の実施の形態】 以下、本考案を添付図面に基づいて詳細に説明する。

【００１１】 本考案の技術による相補型クロック発生器は、図１に示すように、外部クロッ ク信号（ＣＬＫｉｎ）に応じて電源電圧（ＶCC）及び接地電圧（ＶSS）をプルア ップ（Ｐｕｌｌ−ｕｐ）及びプルダウン（Ｐｕｌｌ−ｄｏｗｎ）させてＶCC−Ｖ TN、ＶSS＋ＶTPレベルの電圧を出力するインバータ部１０と、前記外部クロック 信号（ＣＬＫｉｎ）に応じて電源電圧（ＶCC）及び接地電圧（ＶSS）をプルアッ プ及びプルダウンさせてＶCC−ＶTN、ＶSS＋ＶTPレベルの電圧を出力するバッフ ァー２０と、前記インバータ部１０とバッファー２０から出力されるＶCC−ＶTN 、ＶSS＋ＶTPレベルの電圧を入力受け、ＣＭＯＳレベルの信号に復元して出力す るレベル変換器３０と、前記レベル変換器３０の出力を反転させそれぞれ正常ク ロック信号（ＣＬＫｏｕｔ）と反転クロック信号（ＣＬＫｏｕｔＢ）を出力する バッファー４０、５０とから構成される。

【００１２】 前記インバータ部１０において、電源電圧（ＶCC）端子がプルアップ用ＮＭＯ Ｓトランジスター１１とＰＭＯＳトランジスター１２とＮＭＯＳトランジスター １３とプルダウン用ＰＭＯＳトランジスター１４を介して接地電圧（ＶSS）端子 に直列され、ＰＭＯＳトランジスター１２とＮＭＯＳトランジスター１３のゲー トは共通にクロック入力端子（ＣＬＫｉｎ）に連結され、共通ドレーン接点が出 力端子を構成する。

【００１３】 前記バッファー２０は電源電圧（ＶCC）端子がＮＭＯＳトランジスター２１と プルアップ用ＰＭＯＳトランジスター２２とプルダウン用ＮＭＯＳトランジスタ ー２３とＰＭＯＳトランジスター２４を介して接地電圧（ＶSS）端子に直列連結 され、ＮＭＯＳトランジスター２１とＰＭＯＳトランジスター２４のゲートは共 通にクロック入力端子（ＣＬＫｉｎ）に連結され、プルアップ用ＰＭＯＳトラン ジスター２２とプルダウン用ＮＭＯＳトランジスター２３の共通ドレーン接点が 出力端子を構成する。

【００１４】 そして、レベル変換器３０において、インバータＩ６の入力端子とインバータ Ｉ７の出力端子が互いに共通に連結されインバータ部１０の出力端子に連結され 、インバータＩ６の出力端子とインバータＩ７の入力端子が互いに共通連結され てバッファー２０の出力端子に連結される。

【００１５】 このように構成された本考案の相補型クロック発生器の動作を図１を参照して 説明すると次のようである。

【００１６】 先ず、ハイレベルのクロック信号（ＣＬＫｉｎ）がインバータ部１０とバッフ ァー２０に入力されると、インバータ部１０のＮＭＯＳトランジスター１３とバ ッファー２０のＮＭＯＳトランジスター２１がターンオンされる。

【００１７】 この時、プルアップ用ＮＭＯＳトランジスター１１、プルダウン用ＰＭＯＳト ランジスター１４、プルアップ用トランジスター２２及びプルダウン用ＮＭＯＳ トランジスター２３はゲートに入力される電源電圧（ＶCC）と接地電圧（ＶSS） によってターンオン状態にある。

【００１８】 従って、プルダウン用ＰＭＯＳトランジスター１４のドレーンにはＮＭＯＳト ランジスター１３がターンオンされると接地電圧（ＶSS）が、ターンオフされる とＶSS＋ＶTP電圧が掛かり、プルアップ用ＰＭＯＳトランジスター２２のドレー ンはソースの電圧と同一であるため、前記プルダウン用ＰＭＯＳトランジスター １４のドレーン電圧（ＶSS＋ＶTP）がインバータ１０の出力端子に出力され、Ｎ ＭＯＳトランジスター２１のドレーン電圧（ＶCC−Ｖtn）がバッファー２０の出 力端子に出力される。

【００１９】 次いで、レベル変換器３０はインバータ１０とバッファー２０から出力される ＴＴＬレベルのＶSS＋ＶTP電圧とＶCC−Ｖtn電圧を入力受け、インバータＩ６、 Ｉ７を用いて前記ＴＴＬレベルの電圧をそれぞれＣＭＯＳレベルの信号に復元し て出力する。

【００２０】 従って、バッファー４０は前記復元されたＣＭＯＳレベルの信号を反転させて 正常クロック信号（ＣＬＫｏｕｔ）を出力し、バッファー５０は前記復元された ＣＭＯＳレベルの信号を反転させて反転クロック信号（ＣＬＫｏｕｔＢ）を出力 することにより、正常クロック信号（ＣＬＫｏｕｔ）と反転クロック信号（ＣＬ ＫｏｕｔＢ）が時間差なしに同時に出力される。

【００２１】 反面、ローレベルのクロック信号（ＣＬＫｉｎ）がインバータ部１０とバッフ ァー２０に入力されると、インバータ部１０のＰＭＯＳトランジスター１２とバ ッファー２０のＰＭＯＳトランジスター２４がターンオンされる。

【００２２】 この時、プルアップ用ＮＭＯＳトランジスター１１、プルダウン用ＰＭＯＳト ランジスター１４、プルアップ用ＰＭＯＳトランジスター２２及びプルダウン用 ＮＭＯＳトランジスター２３はゲートに入力される電源電圧（ＶCC）と接地電圧 （ＶSS）によって常にターンオン状態にある。

【００２３】 従って、プルアップ用ＰＭＯＳトランジスター１１のドレーンにかかるＶCC− Ｖtn電圧がＰＭＯＳトランジスター１２を介して出力端子に出力され、ＰＭＯＳ トランジスター２４のドレーンにかかるＶSS＋ＶTP電圧がプルダウン用ＮＭＯＳ トランジスター２３を介して出力端子に出力される。

【００２４】 次いで、レベル変換器３０はインバータ１０とバッファー２０からそれぞれＴ ＴＬレベルのＶCC−Ｖtn電圧とＶSS＋ＶTP電圧を入力受け、インバータＩ６、Ｉ ７を用いて前記ＴＴＬレベルの電圧をそれぞれＣＭＯＳレベルの信号に復元して 出力する。

【００２５】 従って、バッファー４０は前記復元されたＣＭＯＳレベルの信号を反転させて 反転クロック信号（ＣＬＫｏｕｔＢ）を出力し、バッファー５０は前記復元され たＣＭＯＳレベルの信号を反転させて正常クロック信号（ＣＬＫｏｕｔ）を出力 することにより、反転クロック信号（ＣＬＫｏｕｔＢ）と正常クロック信号（Ｃ ＬＫｏｕｔ）が時間差なしに同時に出力される。

【００２６】

【考案の効果】

以上詳細に説明したように、本考案は、インバータとバッファーが対称構造を 有するように構成し、そのインバータとバッファーから出力されるＴＴＬレベル の電圧をレベル変換器でＣＭＯＳレベルの信号に復元した後、インバータで反転 させて出力することにより、正常クロック信号と反転クロック信号間の時間差を 最小化でき、回路の対称性により、トランジスターの駆動能力又は回路の抵抗要 素が変化されても共通的影響を受けるので安定な正常クロック信号と反転クロッ ク信号を提供し得る効果がある。

【図面の簡単な説明】

【図１】本考案の相補型クロック発生器のブロック図で
ある。

【図２】従来の相補型クロック発生器のブロック図であ
る。

【符号の説明】

１ インバータ部 ２ バッファー Ｉ１Ｉ２、Ｉ３、Ｉ４、Ｉ５ インバータ １０ インバータ部 １１ プルアップ用ＮＭＯＳトランジスター １２、２４ ＰＭＯＳトランジスター １３、２１ ＮＭＯＳトランジスター １４ プルダウン用ＰＭＯＳトランジスター ２０、４０、５０ バッファー ２２ プルアップ用ＰＭＯＳトランジスター ２３ プルダウン用ＮＭＯＳ重量％ ３０ レベル変換器 Ｉ６、Ｉ７ インバータ

Claims (6)

【実用新案登録請求の範囲】
1. 【請求項１】外部クロック信号（ＣＬＫｉｎ）に応じて
   電源電圧及び接地電圧をプルアップ及びプルダウンさせ
   てＶCC−ＶTN、ＶSS＋ＶTPレベルの電圧を出力するイン
   バータ部と、外部クロック信号（ＣＬＫｉｎ）に応じて
   電源電圧及び接地電圧をプルアップ及びプルダウンさせ
   てＶCC−ＶTN、ＶSS＋ＶTPレベルの電圧を出力する第１
   バッファーと、前記インバータ部と第１バッファーから
   ＶCC−ＶTN、ＶSS＋ＶTPレベルの電圧を入力受け、ＣＭ
   ＯＳレベルの信号に復元して出力するレベル変換器と、
   前記レベル変換器の出力を反転させ正常クロック信号
   （ＣＬＫｏｕｔ）と反転クロック信号（ＣＬＫｏｕｔ
   Ｂ）をそれぞれ出力する第２、第３バッファーとから構
   成されることを特徴とする相補型クロック発生器。
2. 【請求項２】前記インバータ部は、電源電圧端子がプル
   アップ用ＮＭＯＳトランジスターとＰＭＯＳトランジス
   ターＮＭＯＳトランジスターとプルダウン用ＰＭＯＳト
   ランジスターを介して接地電圧端子に直列連結され、Ｐ
   ＭＯＳトランジスターとＮＭＯＳトランジスターのゲー
   トは共通にクロック入力端子（ＣＬＫｉｎ）に連結さ
   れ、共通ドレーン接点が出力端子で構成されることを特
   徴とする請求項１記載の相補型クロック発生器。
3. 【請求項３】前記バッファーは電源電圧端子がＮＭＯＳ
   トランジスターとプルアップ用ＰＭＯＳトランジスター
   とプルダウン用ＮＭＯＳトランジスターとＰＭＯＳトラ
   ンジスターを介して接地電圧端子に直列連結され、ＮＭ
   ＯＳトランジスターとＰＭＯＳトランジスターのゲート
   は共通にクロック入力端子（ＣＬＫｉｎ）に連結され、
   プルアップ用ＰＭＯＳトランジスターとプルダウン用Ｎ
   ＭＯＳトランジスターの共通ドレーン接点が出力端子で
   構成されることを特徴とする請求項１記載の相補型クロ
   ック発生器。
4. 【請求項４】前記レベル変換器は、インバータ（Ｉ６）
   の入力端子とインバータ（Ｉ７）の出力端子が互いに共
   通連結されてインバータ部の出力端子に連結され、イン
   バータ（Ｉ６）の出力端子（Ｉ７）の入力端子が互いに
   共通連結され第１バッファーの出力端子に連結されるこ
   とを特徴とする請求項１記載の相補型クロック発生器。
5. 【請求項５】前記インバータ部と第１バッファーは互い
   に対称性を有することを特徴とする請求項１記載の相補
   型クロック発生器。
6. 【請求項６】外部クロック信号（ＣＬＫｉｎ）に応じて
   電源電圧及び接地電圧をプルアップ及びプルダウンさせ
   てＶCC−ＶTN、ＶSS＋ＶTPレベルの電圧を出力するイン
   バータ部と、外部クロック信号（ＣＬＫｉｎ）に応じて
   電源電圧及び接地電圧をプルアップ及びプルダウンさせ
   てＶCC−ＶTN、ＶSS＋ＶTPレベルの電圧を出力する第１
   バッファーと、前記インバータ部と第１バッファーから
   ＶCC−ＶTN、ＶSS＋ＶTPレベルの電圧を入力受け、正常
   クロック信号（ＣＬＫｏｕｔ）と反転クロック信号（Ｃ
   ＬＫｏｕｔＢ）を出力する第２、第３バッファーとから
   構成されることを特徴とする相補型クロック発生器。