KR970054329A - 반도체 소자의 게이트 전극 형성방법 - Google Patents
반도체 소자의 게이트 전극 형성방법 Download PDFInfo
- Publication number
- KR970054329A KR970054329A KR1019950056943A KR19950056943A KR970054329A KR 970054329 A KR970054329 A KR 970054329A KR 1019950056943 A KR1019950056943 A KR 1019950056943A KR 19950056943 A KR19950056943 A KR 19950056943A KR 970054329 A KR970054329 A KR 970054329A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate electrode
- oxide film
- polysilicon
- film
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 원은 반도체 소자의 게이트 전극 형성방법을 개시한다. 개시된 본 원은 반도체 기판의 소정 영역에 돌출부위를 형성하고, 게이트 산화막을 형성한 다음, 전체 구조물 상부에 게이트 전극용 폴리실리콘막을 형성하고, 돌출부위의 상부 및 양측에 존재하도록 식각한다. 그리고, 전이 금속막을 하부의 폴리실리콘을 감싸안도록 형성하여 게이트 전극을 형성하는 단계를 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 (가) 내지 (라)는 본 발명에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 공정 순서도.
Claims (5)
- 반도체 기판의 게이트 전극 예정 영역 상부에 마스크 패턴을 형성하고, 그의 형태로 기판을 식각하여 돌출 부위를 형성하는 단계; 상기 돌출부위를 구비한 반도체 기판 전면에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막 상부에 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘을 돌출 부위의 상부 및 측부에 존재하도록 식각하는 단계; 및 상기 식각이 이루어진 폴리실리콘을 감싸안도록 선택적 증착법에 의하여 전이금속막을 형성하여 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제1항에 있어서, 상기 전이 금속막을 형성하는 단계이후, 노출된 기판 표면을 열처리하여 열산화막을 형성하는 단계를 부가적으로 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제1항 또는 제2항에 있어서, 상기 열산화막을 형성하는 단계는 수증기가 약 3 내지 8% 함유된 수소분위기하에서, 900 내지 1000℃ 정도의 온도로 10 내지 60분 동안 열성장시키는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제3항에 있어서, 열산화막의 두께는 300 내지 800인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제1항에 있어서, 상기 폴리실리콘막의 증착단계 이후, 불순물 이온 주입 단계를 부가적으로 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950056943A KR970054329A (ko) | 1995-12-26 | 1995-12-26 | 반도체 소자의 게이트 전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950056943A KR970054329A (ko) | 1995-12-26 | 1995-12-26 | 반도체 소자의 게이트 전극 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970054329A true KR970054329A (ko) | 1997-07-31 |
Family
ID=66617212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950056943A KR970054329A (ko) | 1995-12-26 | 1995-12-26 | 반도체 소자의 게이트 전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970054329A (ko) |
-
1995
- 1995-12-26 KR KR1019950056943A patent/KR970054329A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970054329A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR970053070A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR970053067A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR970053379A (ko) | 소자 격리영역의 형성방법 | |
| KR970053037A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR960042961A (ko) | 반도체 소자의 확산방지층 형성방법 | |
| KR970013090A (ko) | 구리막 식각방법 | |
| KR960019599A (ko) | 갈륨비소 hemt소자의 티(t)형 게이트 형성방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR950021201A (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR940016454A (ko) | 알루미늄 비소(AlAs) 보호막을 이용한 화합물 반도체 소자의 제조방법 | |
| KR970024271A (ko) | 반도체장치의 금속 샐리사이드 형성방법 | |
| KR950021262A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR950021102A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR950015825A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR940010181A (ko) | 반도체장치의 얕은 접합 형성방법 | |
| KR950021077A (ko) | 실리사이드 플러그 형성방법 | |
| KR950021113A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR960002657A (ko) | 실리사이드막 형성방법 | |
| KR870004528A (ko) | 반도체 집적회로의 제조방법 | |
| KR970003937A (ko) | 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법 | |
| KR970023727A (ko) | 반도체 소자의 제조방법 | |
| KR930018752A (ko) | 반도체소자의 소오스 및 드레인 영역 형성방법 | |
| KR960039420A (ko) | 3극 필드 에미터 제조방법 | |
| KR970053461A (ko) | 반도체 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |