KR960019599A - 갈륨비소 hemt소자의 티(t)형 게이트 형성방법 - Google Patents

갈륨비소 hemt소자의 티(t)형 게이트 형성방법 Download PDF

Info

Publication number
KR960019599A
KR960019599A KR1019940032093A KR19940032093A KR960019599A KR 960019599 A KR960019599 A KR 960019599A KR 1019940032093 A KR1019940032093 A KR 1019940032093A KR 19940032093 A KR19940032093 A KR 19940032093A KR 960019599 A KR960019599 A KR 960019599A
Authority
KR
South Korea
Prior art keywords
gallium arsenide
forming
gate
film
exposure
Prior art date
Application number
KR1019940032093A
Other languages
English (en)
Other versions
KR0137581B1 (ko
Inventor
이진희
윤형섭
양전욱
박형무
박철순
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019940032093A priority Critical patent/KR0137581B1/ko
Publication of KR960019599A publication Critical patent/KR960019599A/ko
Application granted granted Critical
Publication of KR0137581B1 publication Critical patent/KR0137581B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 갈륨비소 HEMT소자의 티(T)형 게이트 형성방법에 관한 것으로 보다 상세하게는 저잡음 특성이 우수하고 동작속도가 빨라 통신용 소자 및 고속 컴퓨터에 많이 이용되는 갈륨비소 HEMT소자의 게이트금속에 있어서 광 노광과 전자빔 노광을 병행하여 사용하고 저온 중간막을 이용함으로써 매우 안정하고 낮은 저항을 갖는 T형 게이트 금속을 형성할 수 있는 티(T)형 게이트 형성방법에 관한 것이다.
특징적인 구성으로는 반절연성의 갈륨비소기판위에 2차원 전자가스층을 형성하고 그 위에 다시 식각정지를 위한 알미늄 갈륨비소층을 형성한 후 갈륨비소도핑층을 형성하여 성장시킨 기판을 이용하여 티(T)형 게이트를 형성하는 갈륨비소 HEMT소자의 티(T)형 게이트 제조방법에 있어서, 상기 기판의 갈륨비소도핑층위에 전자빔에 의해 노광을 실시하기 위해 1차로 전자빔 노광용 감광막을 도포하여 열처리하는 제1공정과, 상기 제1공정에서 열처리된 감광막위에 중간막을 도포하여 저온에서 저온 중간막을 형성하는 제2공정과, 상기 제2공정에서 형성된 저온 중간막위에 다시 광에 의한 노광을 실시하기 위해 광 노광용 감광막을 도포하여 열처리하는 제3공정과, 상기 제3공정에서 열처리된 광 노광용 감광막을 스테퍼로 노광하여 원하는 패턴을 형성하고 그 형상을 이용하여 상기 저온 중간막을 습식식각방법에 의해 수평방향으로 과식각하여 광 노광용 감광막의 아래에 언더컷팅부를 만드는 제4공정과, 상기 제4공정의 식각이후 전자빔을 사용하여 전자빔 노광용 감광막위에 원하는 미세한 패턴을 형성하고 그 패턴을 이용하여 갈륨비소도핑층을 선택적으로 리세스식각하여 T형상을 형성하는 제5공정과, 상기 제5공정에서 형성된 T형상을 이용하여 게이트 금속을 증착하는 제6공정과, 상기 제6공정에서 증착된 게이트 금속을 리프트-오프방법으로 T형 게이트를 형성하는 제7공정으로 이루어짐에 있다.

Description

갈륨비소 HEMT소자의 티(T)형 게이트 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 티(T)형 게이트 제조방법을 보인 것으로서, (가)는 광과 전자빔에 의한 노광법을 공용하고 저온 중간막을 이용하여 형성한 감광막의 단면도, (나)는 (가)의 패턴을 사용하여 게이트 레세스 및 게이트 금속을 증착한 후의 단면도.

Claims (4)

  1. 반절연성의 갈륨비소기판위에 2차원 전자가스층을 형성하고 그 위에 다시 식각정지를 위한 알미늄 갈륨비소층을 형성한 후 갈륨비소도핑층을 형성하여 성장시킨 기판을 이용하여 티(T)형 게이트를 형성하는 갈륨비소 HEMT소자의 티(T)형 게이트 제조방법에 있어서, 상기 성장기판의 갈륨비소도핑층(4)위에 전자빔에 의해 노광을 실시하기 위해 1차로 전자빔 노광용 감광막(5)을 도포하여 열처리하는 제1공정과, 상기 제1공정에서 열처리된 감광막(5)위에 중간막을 도포하여 저온에서 저온 중간막(8)을 형성하는 제2공정과, 상기 제2공정에서 형성된 저온 중간막(8)위에 다시 광에 의한 노광을 실시하기 위해 광 노광용 감광막(9)을 도포하여 열처리하는 제3공정과, 상기 제3공정에서 열처리된 광 노광용 감광막(9)을 스테퍼로 노광하여 원하는 패턴을 형성하고 그 형상을 이용하여 상기 저온 중간막(8)을 과식각하여 광 노광용 감광막()의 아래에 언더컷팅부(8a)를 만드는 제4공정과, 상기 제4공정의 식각이후 전자빔을 사용하여 전자빔 노광용 감광막(5)위에 원하는 미세한 패턴을 형성하고 그 패턴을 이용하여 갈륨비소도핑층(4)을 선택적으로 리세스식각하여 T형상을 형성하는 제5공정과, 상기 제5공정에서 형성된 T형상을 이용하여 게이트금속(7)을 증착하는 제6공정과, 상기 제6공정에서 증착된 게이트 금속을 리프트-오프방법으로 T형 게이트(7a)를 형성하는 제7공정으로 이루어짐을 특징으로 하는 갈륨비소 HEMT소자의 티(T)형 게이트 형성방법.
  2. 제1항에 있어서, 상기 제1공정 및 제3공정은 감광제를 2000Å정도의 두께로 도포하고 190℃의 분위기에서 열처리하는 것을 특징으로 하는 갈륨비소 HEMT소자의 티(T)형 게이트 형성방법.
  3. 제1항에 있어서, 상기 제2공정은 저온 중간막을 저온에서 습식식각방법에 의해 수평방향으로 과식각하여 형성할 수 있는 SOG(spin on glass)나 저온 화학증기 증착법에 의한 절연막 또는 금속막등을 사용하는 것을 특징으로 하는 갈륨비소 HEMT소자의 티(T)형 게이트 형성방법.
  4. 제1항에 있어서, 상기 제3공정은 저온 중간막을 습식식각하여 수평방향으로 과식각하여 언더커팅을 형성하고 이를 제6공정의 티(T)형 게이트의 리프트오프가 용이하게 하는 갈륨비소 HEMT소자의 티(T)형 게이트 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940032093A 1994-11-30 1994-11-30 갈륨비소 hemt 소자의 티(t)형 게이트 형성방법 KR0137581B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940032093A KR0137581B1 (ko) 1994-11-30 1994-11-30 갈륨비소 hemt 소자의 티(t)형 게이트 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032093A KR0137581B1 (ko) 1994-11-30 1994-11-30 갈륨비소 hemt 소자의 티(t)형 게이트 형성방법

Publications (2)

Publication Number Publication Date
KR960019599A true KR960019599A (ko) 1996-06-17
KR0137581B1 KR0137581B1 (ko) 1998-06-01

Family

ID=19399737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032093A KR0137581B1 (ko) 1994-11-30 1994-11-30 갈륨비소 hemt 소자의 티(t)형 게이트 형성방법

Country Status (1)

Country Link
KR (1) KR0137581B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230744B1 (ko) * 1996-06-29 1999-11-15 김영환 반도체 소자의 제조방법
KR100324208B1 (ko) * 1999-12-27 2002-02-16 오길록 비대칭 티형 게이트전극을 갖는 화합물 반도체소자의제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941335B1 (ko) * 2008-02-29 2010-02-11 전자부품연구원 반도체 소자의 게이트 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230744B1 (ko) * 1996-06-29 1999-11-15 김영환 반도체 소자의 제조방법
US6051506A (en) * 1996-06-29 2000-04-18 Hyundai Electronics Industries Co., Ltd. Method of fabrication ultra-frequency semiconductor device
KR100324208B1 (ko) * 1999-12-27 2002-02-16 오길록 비대칭 티형 게이트전극을 갖는 화합물 반도체소자의제조방법

Also Published As

Publication number Publication date
KR0137581B1 (ko) 1998-06-01

Similar Documents

Publication Publication Date Title
KR960019602A (ko) 자기 정렬형 티-게이트 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법
JPH04233762A (ja) 室温で生成しうる銅−半導体複合体及びその形成方法
KR960019599A (ko) 갈륨비소 hemt소자의 티(t)형 게이트 형성방법
US3434896A (en) Process for etching silicon monoxide and etchant solutions therefor
KR100219054B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR950021107A (ko) 콘택홀 형성방법
KR0163741B1 (ko) 반도체 소자의 오믹접촉전극 형성방법
KR930007197B1 (ko) 내열성 자기정렬 게이트 GaAs MESFET의 제조방법
KR950013791B1 (ko) 매립 형태의 콘택 위에 게이트전극 형성방법
KR940016952A (ko) 갈륨비소 전계효과 트랜지스터의 제조방법
KR970003426A (ko) 반도체 장치의 제조 방법
KR950021077A (ko) 실리사이드 플러그 형성방법
KR960035889A (ko) 모스 트랜지스터 금속 패턴 형성 방법
KR870004528A (ko) 반도체 집적회로의 제조방법
KR930024084A (ko) 박막 센서용 Si 박막 형성방법
KR970003937A (ko) 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법
KR950021102A (ko) 반도체 소자의 금속배선 형성방법
KR950021078A (ko) 반도체장치의 제조방법
KR950021043A (ko) 다공질 실리콘의 선택형성을 위한 아몰퍼스 실리콘 마스킹방법
KR950021761A (ko) 박막트랜지스터 제조방법
KR960026138A (ko) 실리사이드를 이용한 컨택 및 비어 플러그의 제조방법
KR970053584A (ko) 반도체 소자의 비아홀 매립 금속배선 형성방법
KR930018655A (ko) 실리사이드 형성방법
KR960039420A (ko) 3극 필드 에미터 제조방법
KR970053021A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080131

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee