KR970053824A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR970053824A
KR970053824A KR1019950052900A KR19950052900A KR970053824A KR 970053824 A KR970053824 A KR 970053824A KR 1019950052900 A KR1019950052900 A KR 1019950052900A KR 19950052900 A KR19950052900 A KR 19950052900A KR 970053824 A KR970053824 A KR 970053824A
Authority
KR
South Korea
Prior art keywords
etching
material layer
layer
wafer
etching mask
Prior art date
Application number
KR1019950052900A
Other languages
English (en)
Other versions
KR0156310B1 (ko
Inventor
박영열
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950052900A priority Critical patent/KR0156310B1/ko
Publication of KR970053824A publication Critical patent/KR970053824A/ko
Application granted granted Critical
Publication of KR0156310B1 publication Critical patent/KR0156310B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

웨이퍼 가장자리의 최외각 패턴을 보호하는 반도체장치의 제조방법이 개시되어 있다.
본 발명은, 반도체 웨이퍼상에서 특정 구조를 이루는 하부층의 식각방지를 위해 상기 하부층상에 식각마스크용 물질층을 형성하며, 상기 식각마스크용 물질층상에 피식각 물질층을 형성한 후 특정 패턴에 따라 상기 피식각 물질층을 식각하는 공정을 구비하는 반도체장치의 제조방법에 있어서, 상기 식각마스크용 물질층을 형성한 후 상기 웨이퍼의 가장자리에 대한 사이드 린스(side rinse) 공정을 수행할 때 상기 식각마스크용 물질층에 의하여 상기 웨이퍼의 최외곽에 존재하는 상기 하부층의 패턴이 완전히 마스킹되도록 웨이퍼 가장자리로부터의 린스거리를 최소한으로 관리하는 것을 특징으로 한다.
따라서, 웨이퍼의 최외각 패턴이 리프팅되는 것이 방지됨으로써 제품의 수율이 향상되는 효과가 있다.

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법을 설명하기 위한 단면도이다.

Claims (8)

  1. 반도체 웨이퍼상에서 특정 구조를 이루는 하부층의 식각방지를 위해 상기 하부층상에 식각마스크용 물질층을 형성하며, 상기 식각마스크용 물질층상에 피식각 물질층을 형성한 후 특정 패턴에 따라 상기 피식각 물질층을 식각하는 공정을 구비하는 반도체장치의 제조방법에 있어서, 상기 식각마스크용 물질층을 형성한 후 상기 웨이퍼의 가장자리에 대한 사이드 린스(side rinse) 공정을 수행할 때 상기 식각마스크용 물질층에 의하여 상기 웨이퍼의 최외곽에 존재하는 상기 하부층의 패턴이 완전히 마스킹되도록 웨이퍼 가장자리로부터의 린스거리를 최소한으로 관리하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 사기 피식각 물질층에 대한 식각공정은 습식 식각공정에 의해 수행되는 것을 특징으로 하는 상기 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 식각마스크용 물질층은 실리콘질화막이며, 상기 피식각 물질층은 고온산화막임을 특징으로 하는 상기 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 린스거리를 1mm 이하로 관리하는 것을 특징으로 하는 상기 반도체장치의 제조방법.
  5. 반도체 웨이퍼상에서 특정 구조를 이루는 하부층상에 상기 하부층의 식각방지를 위한 식각마스크용 물질층과 피식각 물질층을 차례로 형성한 후 반도체 웨이퍼를 노출시키는 콘택부를 형성하는 공정과 상기 콘택부를 포함하는 특정의 도전층 패턴을 형성하는 공정을 구비하는 반도체장치의 제조방법에 있어서, 상기 도전층 패턴은 상기 콘택부를 포함하여 기판 전면에 도전층을 형성한 후 식각공정에 의해 형성하며, 이때 상기 웨이퍼의 가장자리를 따라 상기 도전층의 일부를 잔존시키는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제5항에 있어서, 상기 식각마스크용 물질층을 형성한 후 상기 웨이퍼의 가장자리에 대한 사이드 린스(side rinse) 공정을 수행하여 상기 식각마스크용 물질층의 일부를 제거하며, 이때 상기 웨이퍼 가장자리에 잔존하는 상기 도전층은 상기 식각마스크용 물질층과 외부 오버랩되도록 하는 것을 특징으로 하는 상기 반도체장치의 제조방법.
  7. 제5항에 있어서, 상기 식각마스크용 물질층은 실리콘질화막이며, 상기 피식각 물질층은 고온산화막이며, 상기 도전층은 폴리실리콘임을 특징으로 하는 상기 반도체장치의 제조방법.
  8. 제5항에 있어서, 상기 식각마스크용 물질층을 형성한 후 상기 웨이퍼의 가장자리에 대한 사이드 린스(side rinse) 공정을 수행할 때 상기 식각마스크용 물질층에 의하여 상기 웨이퍼의 최외곽에 존재하는 상기 하부층의 패턴이 완전히 마스킹되도록 웨이퍼 가장자리로부터의 린스거리를 최소한으로 관리하는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052900A 1995-12-20 1995-12-20 반도체장치의 제조방법 KR0156310B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052900A KR0156310B1 (ko) 1995-12-20 1995-12-20 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052900A KR0156310B1 (ko) 1995-12-20 1995-12-20 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970053824A true KR970053824A (ko) 1997-07-31
KR0156310B1 KR0156310B1 (ko) 1998-10-15

Family

ID=19441992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052900A KR0156310B1 (ko) 1995-12-20 1995-12-20 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0156310B1 (ko)

Also Published As

Publication number Publication date
KR0156310B1 (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
US6150678A (en) Method and pattern for avoiding micro-loading effect in an etching process
KR970053824A (ko) 반도체장치의 제조방법
KR970077209A (ko) 반도체 소자의 콘택 홀 형성 방법
KR0183019B1 (ko) 금속실리사이드 보호층 제조방법
KR970054008A (ko) 반도체 장치의 커패시터 제조방법
KR930020577A (ko) 반도체소자의 매립형 콘택영역 형성방법
KR910020837A (ko) 반도체 제조공정의 식각공정방법
KR970052290A (ko) 반도체 소자의 제조방법
KR950021389A (ko) 반도체 소자의 필드산화막 형성 방법
KR950009923A (ko) 반도체 장치의 저장전극 제조방법
KR950034746A (ko) 부유 게이트를 사용한 반도체 소자 및 그 형성 방법
KR950019933A (ko) 반도체 소자의 제조방법
KR970023736A (ko) 반도체장치의 콘택부 형성방법
KR980009028A (ko) 반도체장치의 소자분리 방법
KR970018080A (ko) 반도체장치의 콘택형성방법
KR970013031A (ko) 반도체 장치의 접촉창 형성방법
KR970052317A (ko) 반도체 장치의 미세 접촉창 형성 방법
KR950030283A (ko) 반도체소자의 저장전극 형성방법
KR960026568A (ko) 반도체소자의 소자분리절연막 제조방법
KR970053486A (ko) 반도체 소자 분리방법
KR970003778A (ko) 반도체소자의 소자분리 산화막 제조방법
KR970067707A (ko) 반도체 소자의 제조방법
KR970054111A (ko) 반도체소자의 제조방법
KR950014972A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee