KR970053598A - 반도체 소자의 다층금속배선 형성방법 - Google Patents
반도체 소자의 다층금속배선 형성방법 Download PDFInfo
- Publication number
- KR970053598A KR970053598A KR1019950069453A KR19950069453A KR970053598A KR 970053598 A KR970053598 A KR 970053598A KR 1019950069453 A KR1019950069453 A KR 1019950069453A KR 19950069453 A KR19950069453 A KR 19950069453A KR 970053598 A KR970053598 A KR 970053598A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- nitride film
- tungsten
- depositing
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본원에서는 반도체 소자의 금속배선 형성방법을 개시한다. 그 방법은 (가)게이트 전극, N영역 및 소오스/드레인 전극이 형성된 상태의 반도체 기판 상부에 평탄화된 형성하는 단계; (나)상기 산화막을 사진 식각법에 의해 선택적으로 식각하여 콘택홀을 형성하는 단계; (다)상기 콘택홀 내부에 텅스텐 플러그를 형성한 후, 텅스텐 클러그의 상부에 소정의 금속배선을 형성하는 단계; (라)전체 구조 상부에 질화막을 증착하는 단계; (마)전체 구조 상부에 텅스텐막을 전면 증착하는 단계; (바)상기 텅스텐막을 화할-기계 연마법으로 연마하여 상기 질화막을 노출시키는 단계를 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (a) 내지 (c)는 본 발명의 실시예 1에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 도면.
Claims (8)
- 반도체 소자의 다층금속배선 형성방법에 있어서, (가) 게이트 전극, N-영역 및 소오스/드레인 전극이 형성된 상태의 반도체 기판 상부에 평탄화된 산화막을 형성하는 단계; (나) 상기 산화막을 사진 식각법에 의해 선택적으로 식각하여 콘택홀을 형성하는 단계; (다) 상기 콘택홀 내부에 텅스텐 플러그를 형성한 후, 텅스텐 플러그의 상부에 소정의 금속배선을 형성하는 단계; (라) 전체 구조 상부에 질화막을 증착하는 단계; (마) 전체 구조 상부에 텅스텐막을 전면 증착하는 단계; (바) 상기 텅스텐막을 화학-기계 연마법으로 연마하여 상기 질화막을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제1항에 있어서, 단계 (라)에서 증착되는 질화막의 두께는 500~1000Å인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제1항에 있어서, 단계 (라)에서 질화막을 증착하는 온도는 약 500℃이하인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제1항에 있어서, 단계 (마)에서 증착되는 텅스텐막의 두께는 약 3000~7000Å인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 반도체 소자의 금속배선 형성방법에 있어서, (가) 게이트 전극, N-영역 및 소오스/드레인 전극이 형성된 상태의 반도체 기판상부에 평탄화된 산화막을 형성하는 단계; (나) 상기 산화막을 사진 식각법에 의해 선택적으로 식각하여 콘택홀을 형성하는 단계; (다) 상기 콘택홀 내부에 텅스텐 플러그를 형성한 후, 텅스텐 플러그의 상부에 소정의 금속배선을 형성하는 단계; (라) 전체 구조상부에 질화막을 증착하는 단계; (마) 상기 드레인 전극에 접속된 금속배선 상부의 질화막 부분을 제외한 나머지 질화막 부분을 사진식각법으로 제거하는 단계; (바) 전체 구조 상부에 텅스텐막을 전면 증착하는 단계; (사) 상기 텅스텐막을 화학-기계 연마법으로연마하여 상기 질화막 부분을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제5항에 있어서, 단계 (라)에서 증착되는 질화막의 두께는 약 500~1000Å인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제5항에 있어서, 단계 (라)에서 질화막을 증착하는 온도는 약 500℃ 이하인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제5항에 있어서, 단계 (바)에서 증착되는 텅스텐막의 두께는 약 3000~7000Å인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950069453A KR0172723B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 다층 금속배선 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950069453A KR0172723B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 다층 금속배선 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970053598A true KR970053598A (ko) | 1997-07-31 |
KR0172723B1 KR0172723B1 (ko) | 1999-03-30 |
Family
ID=19448451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950069453A KR0172723B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 다층 금속배선 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0172723B1 (ko) |
-
1995
- 1995-12-30 KR KR1019950069453A patent/KR0172723B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0172723B1 (ko) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890004404A (ko) | 자기정합 금속 형성방법 및 반도체 소자 | |
KR950034678A (ko) | 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재 | |
KR100744928B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
KR960026644A (ko) | 반도체 장치의 배선구조 및 그의 제조방법 | |
KR970053598A (ko) | 반도체 소자의 다층금속배선 형성방법 | |
US5618756A (en) | Selective WSix deposition | |
KR930022481A (ko) | 다결정 실리콘 게이트를 평탄화하는 집적 회로 제조방법 | |
KR960005957A (ko) | 다층배선 형성방법 | |
KR20010004008A (ko) | 에어-갭을 갖는 반도체 소자의 금속배선 형성방법 | |
KR100322523B1 (ko) | 캐핑레이어를갖는반도체장치의평탄화형성방법 | |
KR970052505A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR960039148A (ko) | 반도체 장치의 층간접속방법 | |
KR970052403A (ko) | 반도체 장치의 제조방법 | |
KR970024198A (ko) | 반도체장치의 콘택 형성방법 | |
KR970030393A (ko) | 반도체 장치의 제조방법 | |
KR970053522A (ko) | 반도체 장치의 다층배선 형성방법 | |
JPH0298960A (ja) | 半導体装置の製造方法 | |
KR950025997A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960019511A (ko) | 반도체장치의 제조방법 | |
KR970052364A (ko) | 반도체 장치의 콘택 형성 방법 | |
KR970052537A (ko) | 반도체장치의 제조방법 | |
KR970052391A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
KR970030639A (ko) | 평탄화된 필드절연막을 갖는 반도체 장치 및 그 제조방법 | |
KR970053555A (ko) | 반도체 소자의 금속층간 절연막 형성 방법 | |
KR960002825A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |