KR970051186A - 피크전류감소수단을 갖는 반도체 집적회로장치 - Google Patents

피크전류감소수단을 갖는 반도체 집적회로장치 Download PDF

Info

Publication number
KR970051186A
KR970051186A KR1019960064980A KR19960064980A KR970051186A KR 970051186 A KR970051186 A KR 970051186A KR 1019960064980 A KR1019960064980 A KR 1019960064980A KR 19960064980 A KR19960064980 A KR 19960064980A KR 970051186 A KR970051186 A KR 970051186A
Authority
KR
South Korea
Prior art keywords
timing signal
operation mode
circuit
sense amplifier
semiconductor memory
Prior art date
Application number
KR1019960064980A
Other languages
English (en)
Other versions
KR100431108B1 (ko
Inventor
다케사다 아키바
히로시 오토리
마사유키 나카무라
히스 롭 A.
Original Assignee
가나이 츠토무
히다치세사쿠쇼 가부시키가이샤
힐러 윌리엄 E.
텍사스 인스트루먼트 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 츠토무, 히다치세사쿠쇼 가부시키가이샤, 힐러 윌리엄 E., 텍사스 인스트루먼트 인코포레이티드 filed Critical 가나이 츠토무
Publication of KR970051186A publication Critical patent/KR970051186A/ko
Application granted granted Critical
Publication of KR100431108B1 publication Critical patent/KR100431108B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 회로설계에 관한 것으로서, 캐스 비포 래스(CBR)재생동작시에 모든 비트매트에 관한 피크전류를 감소시키기 위해서, CBR재생동작을 검출하는 CBR제어회로가 마련되고, CBR재생이 검출되면 비트매트 MAT1, MAT2의 증폭을 서로 어긋나게 해서 각 비트매트가 피크전류를 통과하는 시간을 서로 다르게 하며, CBR재생이 검출되면 워드선 WL1, WL2는 서로 어긋나서 활성화되어 각 비트매트가 피크전류를 통과하는 시간을 서로 다르게 하는 구성으로 하였다.
이렇게 하는 것에 의해서, 소정 시점에 있어서 비트매트 및 센스앰프의 피크전류가 임의의 낮은 레벨로 유지된다는 우수한 효과가 얻어진다.

Description

피크전류 감소수단을 갖는 반도체 집적회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 특징을 실현한 256메카비트 DRAM의 블럭도,
제4도는 제3도의 256메카비트 DRAM의 일부의 블럭도,
제5도는 본 발명의 특징을 실현한 DRAM회로의 제1실시형태의 단순화된 블럭도.

Claims (15)

  1. 여러쌍의 비트선, 여러개의 워드선, 여러개의 다이나믹 메모리셀 및 상기 여러쌍의 비트선에 결합된 여러개의 센스앰프를 각각 갖는 제1및 제2메모리블럭, 상기 제1메모리블럭에 있어서의 상기 여러개의 센스앰프로 동시에 동작 전류를 공급하기 위한 제1구동회로, 상기 제2메모리셀블럭에 있어서의 상기 여러개의 센스앰프로 동시에 동작 전류를 공급하기 위한 제1구동회로, 상기 반도체메모리가 선택되고 있는 것을 나타내는 칩선택신호를 수취하기 위한 제1외부단자 및 노멀동작모드에서는 상기 제1 및 제2구동회로 중의 하나를 활성화하고 재생동작모드에서는 상기 제1및 제2구동회로의 양쪽을 활성화하기 위한 제어회로를 갖고, 상기 노멀 동작모드에 있어서 상기 제1및 제2구동회로 중의 하나가 상기 칩선택신호를 수취하는 것에 계속되는 제1기간 경과시에 활성화되고, 상기 재생동작모드에 있어서 상기 칩선택신호를 수취하는 것에 계속되는 상기 제1기간 경과시에 상기 제1및 제2구동회로 중의 하나가 활성화되고, 그 후 제2기간 경과시에 상기 제1및 제2구동회로 중의 다른쪽의 회로가 활성화되는 것을 특징으로 하는 반도체메모리.
  2. 제1항에 있어서, 상기 칩선택신호가 행어드레스 스트로브신호이고, 상기 재생동작모드가 캐스 비포 래스 신호 재생동작모드인 것을 특징으로 하는 반도체메모리.
  3. 제1타이밍신호와 이 제1타이밍신호보다 지연된 제2타이밍신호를 출력할 수 있는 타이밍신호 발생회로, 여러개의 센스앰프를 갖는 제1센스앰프군, 여러개의 센스앰프를 갖는 제2센스앰프군 및 상기 제1및 제2센스앰프군 중 동작할 한쪽 또는 양쪽의 센스앰프군을 선택하는 선택회로를 갖고, 상기 선택회로가 상기 제1및 제2센스앰프군 중의 한쪽을 선택한 경우에 선택된 센스앰프군의 여러개의 센스앰프가 상기 제1타이밍신호와 동기하여 동작하고, 상기 선택회로가 상기 제1및 제2센스앰프군을 모두 선택한 경우에 상기 제1센스앰프군의 여러개의 센스앰프가 상기 제1타이밍신호와 동기하여 동작하고 상기 제2센스앰프군의 여러개의 센스앰프가 상기 제2 타이밍신호와 동기하여 동작하는 것을 특징으로 하는 반도체메모리.
  4. 제3항에 있어서, 상기 타이밍신호 발생회로는 지연회로를 갖고, 상기 제2타이밍신호는 상기 지연회로를 거쳐서 출력되고, 상기 제1타이밍신호는 상기 지연회로를 거치지 않고 출력되는 것을 특징으로 하는 반도체메모리.
  5. 제4항에 있어서, 상기 반도체메모리는 재생동작모드와 노멀동작모드를 구비하고, 재생동작모드에 있어서 상기 선택회로는 상기 제1및 제2센스앰프군을 모두 선택하고, 노멀동작모드에 있어서 상기 선택회로는 상기 제1및 제2센스앰프군 중의 한쪽을 선택하는 것을 특징으로 하는 반도체메모리.
  6. 여러개의 비트선쌍, 여러개의 워드선 및 여러개의 다이나믹메모리셀을 각각 갖는 제1및 제2의 메모리셀 어레이, 제1타이밍신호와 이 제1타이밍신호에서 지연된 제2타이밍신호를 출력할 수 있는 타이밍신호 발생회로, 상기 제1메모리셀어레이내의 여러개의 비트선쌍에 대응하여 마련된 여러개의 센스앰프를 갖는 제1센스앰프군, 상기 제2메모리셀어레이내의 여러개의 비트선쌍에 대응하여 마련된 여러개의 센스앰프를 갖는 제2센스앰프군 및 상기 제1및 제2센스앰프군 중 동작할 한쪽 또는 양쪽의 센스앰프군을 선택하는 선택회로를 구비하고, 상기 선택회로가 상기 제1및 제2센스앰프군 중의 한쪽을 선택한 경우에 선택된 센스앰프군의 여러개의 센스앰프가 상기 제1타이밍신호와 동기하여 동작하고, 상기 선택회로가 상기 제1 및 제2센스앰프군을 모두 선택한 경우에 상기 제1센스앰프군의 여러개의 센스앰프가 상기 제1타이밍신호와 동기하여 동작하고, 상기 제2센스앰프군의 상기 여러개의 센스앰프가 상기 제2타이밍신호와 동기하여 동작하는 것을 특징으로 하는 반도체메모리.
  7. 제6항에 있어서, 반도체메모리에 있어서 상기 타이밍신호 발생회로는 지연회로를 갖고, 상기 제2타이밍신호는 상기 지연회로를 거쳐서 출력되고, 상기 제1타미이밍신호는 상기 지연회로를 거치지 않고 출력되는 것을 특징으로 하는 반도체메모리.
  8. 제7항에 있어서, 상기 반도체메모리는 재생동작모드는 노멀동작모드를 구비하고 재생동작 모드에 있어서 상기 선택회로는 상기 제1 및 제2센스앰프군을 모두 선택하고, 노멀동작모드에 있어서 상기 선택회로는 상기 제1및 제2센스앰프군 중의 한쪽을 선택하는 것을 특징으로 하는 반도체메모리.
  9. 제8항에 있어서, 상기 반도체메모리는 상기 제1메모리셀어레이의 상기 여러개의 워드선 중에서 하나의 워드선을 선택하는 제1워드선 구동회로와 상기 제2메모리셀어레이의 상기 여러개의 워드선 중에서 하나의 워드선을 선택하는 제2워드선 구동회로를 더 갖고, 상기 재생동작에 있어서 상기 제1 및 제2워드선 구동회로가 모두 동작하고, 상기 노멀동작모드에 있어서 상기 제 1및 제2워드선 구동회로 중의 한쪽이 선택적으로 동작하는 것을 특징으로 하는 반도체메모리.
  10. 제9항에 있어서, 상기 재생동작모드에 있어서 상기 제1및 제2워드선 구동회로는 상기 선택회로의 출력신호에 따라서 모두 동일 타이밍에서 동작하는 것을 특징으로 하는 반도체메모리.
  11. 제9항에 있어서, 상기 재생동작모드에 있어서 상기 제1및 제2워드선 구동회로는 상기 제1타이밍신호와 동기하여 동작하고, 상기 제2워드선 구동회로는 상기 제2타이밍신호와 동기하여 동작하는 것을 특징으로 하는 반도체 메모리.
  12. 노멀동작모드의 재생동작모드를 갖는 반도체메모리로서, 여러개의 비트선쌍, 여러개의 워드선 및 여러개의 다이나믹형 메모리셀을 갖는 메모리셀어레이, 상기 메모리셀어레이내의 여러개의 비트선쌍에 대응하여 마련된 여러개의 센스앰프 및 제1타이밍신호, 그 제1타이밍신호보다 지연된 제2타이밍신호를 출력할 수 있는 타이밍신호 발생회로를 구비하고, 상기 노멀동작모드시에 상기 제1타이밍신호와 동기하여 상기 여러개의 센스 앰프가 동작하고, 상기 재생동작모드시에 상기 제2타이밍신호와 동기하여 상기 여러개의 센스앰프가 동작하는 것을 특징으로 하는 반도체메모리.
  13. 제112항에 있어서, 상기 타이밍신호 발생회로는 지연회로를 갖고, 상기 제2타이밍신호는 상기 지연회로를 거쳐서 출력되고, 상기 제1타이밍신호는 상기 지연회로를 거치지 않고 출력되는 것을 특징으로 하는 반도체 메모리.
  14. 제13항에 있어서, 상기 반도체메모리는 재생모드 검출회로를 더 구비하고, 상기 재생모드 검출회로의 출력신호에 따라서 상기 타이밍신호 발생회로가 제어되는 것을 특징으로 하는 반도체메모리.
  15. 제14항에 있어서, 상기 제1및 제2타이밍신호는 상기 반도체메모리 공급되는 외부타이밍신호에 따라서 형성되는 것을 특징으로 하는 반도체메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960064980A 1995-12-22 1996-12-13 피크전류감소수단을갖는반도체집적회로장치 KR100431108B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US826495P 1995-12-22 1995-12-22
US60/008,264 1995-12-22

Publications (2)

Publication Number Publication Date
KR970051186A true KR970051186A (ko) 1997-07-29
KR100431108B1 KR100431108B1 (ko) 2004-08-25

Family

ID=21730665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064980A KR100431108B1 (ko) 1995-12-22 1996-12-13 피크전류감소수단을갖는반도체집적회로장치

Country Status (4)

Country Link
US (1) US5793694A (ko)
JP (1) JPH09204774A (ko)
KR (1) KR100431108B1 (ko)
TW (1) TW345662B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822805B1 (ko) * 2006-10-20 2008-04-18 삼성전자주식회사 다중 배속 동작 모드를 가지는 플래시 메모리 장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515968B1 (en) 1995-03-17 2003-02-04 Worldcom, Inc. Integrated interface for real time web based viewing of telecommunications network call traffic
US6032184A (en) * 1995-12-29 2000-02-29 Mci Worldcom, Inc. Integrated interface for Web based customer care and trouble management
US6859783B2 (en) 1995-12-29 2005-02-22 Worldcom, Inc. Integrated interface for web based customer care and trouble management
US5781483A (en) * 1996-12-31 1998-07-14 Micron Technology, Inc. Device and method for repairing a memory array by storing each bit in multiple memory cells in the array
US7058600B1 (en) 1997-09-26 2006-06-06 Mci, Inc. Integrated proxy interface for web based data management reports
US6377993B1 (en) 1997-09-26 2002-04-23 Mci Worldcom, Inc. Integrated proxy interface for web based data management reports
US6745229B1 (en) 1997-09-26 2004-06-01 Worldcom, Inc. Web based integrated customer interface for invoice reporting
US6850446B1 (en) 2001-12-06 2005-02-01 Virage Logic Corporation Memory cell sensing with low noise generation
US7251739B1 (en) * 2003-12-31 2007-07-31 Intel Corporation System and method for sequencing multiple write state machines
JP4428319B2 (ja) 2005-08-30 2010-03-10 エルピーダメモリ株式会社 半導体記憶装置およびバンク・リフレッシュ方法
KR100854497B1 (ko) * 2006-07-10 2008-08-26 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
JP2011065732A (ja) 2009-09-18 2011-03-31 Elpida Memory Inc 半導体記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4627033A (en) * 1984-08-02 1986-12-02 Texas Instruments Incorporated Sense amplifier with reduced instantaneous power
JPS6484496A (en) * 1987-09-26 1989-03-29 Mitsubishi Electric Corp Semiconductor memory
US5208782A (en) * 1989-02-09 1993-05-04 Hitachi, Ltd. Semiconductor integrated circuit device having a plurality of memory blocks and a lead on chip (LOC) arrangement
JP2773465B2 (ja) * 1991-06-06 1998-07-09 三菱電機株式会社 ダイナミック型半導体記憶装置
KR950010622B1 (ko) * 1992-05-20 1995-09-20 삼성전자주식회사 비트라인 센싱 제어회로
US5442588A (en) * 1994-08-16 1995-08-15 Cirrus Logic, Inc. Circuits and methods for refreshing a dual bank memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822805B1 (ko) * 2006-10-20 2008-04-18 삼성전자주식회사 다중 배속 동작 모드를 가지는 플래시 메모리 장치
US7898871B2 (en) 2006-10-20 2011-03-01 Samsung Electronics Co., Ltd. Flash memory device operating at multiple speeds
US7957201B2 (en) 2006-10-20 2011-06-07 Samsung Electronics Co., Ltd. Flash memory device operating at multiple speeds

Also Published As

Publication number Publication date
JPH09204774A (ja) 1997-08-05
TW345662B (en) 1998-11-21
US5793694A (en) 1998-08-11
KR100431108B1 (ko) 2004-08-25

Similar Documents

Publication Publication Date Title
KR970051182A (ko) 반도체 기억 장치
KR970051186A (ko) 피크전류감소수단을 갖는 반도체 집적회로장치
KR850000125A (ko) Mos 기억장치
KR970017627A (ko) 멀티 뱅크 구조의 반도체 메모리 장치
US6301173B2 (en) Memory device with faster reset operation
KR970067365A (ko) 반도체 기억장치
EP0640975B1 (en) Memory in which improvement is made as regards a precharge operation of data readout routes
KR970067367A (ko) 단일칩 동기식 다이너믹 랜덤 억세스 메모리(dram) 시스템
KR950007089A (ko) 진폭이 작은 고속 입력 신호에 응답하는 저전력 소비 신호 입력 회로를 갖고 있는 반도체 집적 회로 장치
KR910001744A (ko) 반도체 기억장치
KR940026955A (ko) 승압신호를 사용한 반도체장치
US8451680B2 (en) Method of driving a semiconductor memory device with a sense amplifier controller for maintaining the connection of a previously selected memory cell array
JPS6061977A (ja) 高速メモリ・アクセス方法及びその装置
US5150329A (en) Dynamic memory with a refresh control circuit
KR880004477A (ko) 활성 서브어레이를 선택적으로 가지는 다이나믹 랜덤 액세스 메모리
JPH0963271A (ja) 半導体記憶装置
KR100200692B1 (ko) 반도체 메모리장치의 시분할 워드라인 구동회로
KR970012694A (ko) 고속 판독 반도체 메모리
KR970049243A (ko) 반도체 메모리 디바이스의 구분방법
KR100431477B1 (ko) 반도체메모리장치
JPH05217365A (ja) 半導体記憶装置
JP2001076489A (ja) メモリ回路
US6700831B2 (en) Integrated memory having a plurality of memory cell arrays and method for operating the integrated memory
JP3204346B2 (ja) 半導体記憶装置
US10891992B1 (en) Bit-line repeater insertion architecture

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee