KR970051088A - 반도체 메모리 장치의 내부 전원 전압 공급 회로 - Google Patents

Abstract

본 발명은 고밀도 반도체 메모리 장치의 내부 전압 공급 회로에 관한 것으로, 내부 전압의 변압에 대한 높은 감지 능력을 갖고 전류 소모를 줄이기 위해, 로우 어드레스 스트로브 신호가 액티브 상태인 중에서 상대적으로 전류 소모가 커지는 구간동안 내부 전압 공급 회로의 충분히 감지 능력을 증가시키고 상대적으로 전류 소모가 작은 구간에서는 내부 전압 공급 회로의 감지 능력이 적정한 수준으로 유지되도록 한다.

Description

반도체 메모리 장치의 내부 전원 전압 공급 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제 3 도는 본 발명에 따른 내부 전압 공급 회로.

제 4 도는 본 발명에 따른 내부 전압 공급 회로의 한 제어 방식에 따른 제어 신호들의 동작 타이밍도.

Claims (4)

1. 외부 전압과 접지 전압 사이에 연결되고 소정의 기준 전압보다 내부 전압 노드로 제공되는 내부 전압이 낮은 지의 여부를 감지하는 차동 증폭 수단과, 상기 외부 전압과 상기 내부 전압 노드 사이에 연결되고 상기 차동 증폭 수단의 출력에 의해 제어되어 상기 내부 전압이 상기 기준 전압보다 낮으면 상기 내부 전압 노드를 상기 기준 전압 레벨까지 차지 업하는 펌프 수단을 가지는 반도체 메모리 장치의 내부 전압 공급 회로에 있어서; 상기 차동 증폭 수단은, 제1레벨의 제1제어 신호가 인가되는 것에 응답하여 상기 외부 전압과 상기 접지 전압 사이에 제1도전 경로를 형성하는 제1전류원과, 로우 어드레스 스트로브 신호가 액티브 상태일 때 제2레벨의 제2제어 신호가 인가되는 것에 응답하여 상기 외부 전압과 상기 접지 전압 사이에 제2도전 경로를 형성하는 제2전류원과, 상기 로우 어드레스 스트로브 신호가 액티브 상태인 시간 구간내의 소정의 시간 구간동안 인가되는 상기 제2레벨의 제3제어 신호에 응답하여 상기 외부 전압과 상기 접지 전압 사이에 제3도전 경로를 형성하는 제3전류원을 구비하는 것을 특징으로 하는 내부 전압 공급 회로.
2. 제 1 항에 있어서, 상기 제1레벨은 상기 제2레벨 보다 낮고, 상기 제2레벨은 외부 전압 레벨인 것을 특징으로 하는 내부 전압 공급 회로.
3. 제 2 항에 있어서, 상기 내부 전압노드는 메모리의 비트 라인 감지 증폭회로에 연결되고, 상기 제3제어신호는 비트 라인 감지 동작의 초기의 소정의 시간 구간동안 상기 제3전류원으로 인가되는 것을 특징으로 하는 내부 전압 공급 회로.
4. 제 2 항에 있어서, 상기 내부 전압 노드는 메모리의 주변 회로에 연결되고, 상기 제3제어 신호는 상기 로우 어드레스 스트로브 신호가 상기 액티브 상태로 되는 시점부터 비트 라인 감지 동작이 시작될 때까지의 시간 구간동안 상기 제3전류원으로 인가되는 것을 특징으로 하는 내부 전압 공급 회로.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.