KR970048485A - 표시 장치용 측정 패턴 - Google Patents

표시 장치용 측정 패턴 Download PDF

Info

Publication number
KR970048485A
KR970048485A KR1019950047984A KR19950047984A KR970048485A KR 970048485 A KR970048485 A KR 970048485A KR 1019950047984 A KR1019950047984 A KR 1019950047984A KR 19950047984 A KR19950047984 A KR 19950047984A KR 970048485 A KR970048485 A KR 970048485A
Authority
KR
South Korea
Prior art keywords
thin film
display device
terminal
wires
source terminal
Prior art date
Application number
KR1019950047984A
Other languages
English (en)
Other versions
KR0154835B1 (ko
Inventor
이시형
이근원
최순신
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950047984A priority Critical patent/KR0154835B1/ko
Publication of KR970048485A publication Critical patent/KR970048485A/ko
Application granted granted Critical
Publication of KR0154835B1 publication Critical patent/KR0154835B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

이 발명은 표시 장치용 측정 패턴에 관한 것으로, 다수의 배선을 포함하는 표시 장치용 측정 패턴으로서, 상기 다수의 배선의 한쪽을 단락시키는 제1패드와; 상기 다수의 배선의 다른 한쪽에 게이트 단자가 각각 연결되고, 최상단의 소스 단자와 최하단의 드레인 단자를 제외하고는 상단의 드레인 단자와 하단의 소스단자가 연결되어 배열된 다수의 박막 트랜지스터와; 상기 최상단 박막 트랜지스터의 소스 단자에 연결되는 제2패드와; 상기 최하단 박막 트랜지스터의 드레인 단자에 연결되는 제3패드로 구성되어, 배선별로 개별적인 프로빙(Probing)을 할 필요가 없으며, 소자에 관계없이 3개의 점에 대한 프로빙만으로 배선의 개방 유무를 측정하여, 정확한 판정으로 생산 비용의 절감 및 품질 개선을 추구할 수 있는 효과를 가진 표시 장치용 측정 패턴에 관한 것이다.

Description

표시 장치용 측정 패턴
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명의 실시예에 따른 박막 트랜지스터를 형성시킨 표시 장치용 측정 패턴을 나타내는 도면이고,
제3도는 이 발명의 실시예에 따른 표시 장치용 측정 패턴의 등가 회로를 나타내는 도면이고,
제4도는 이 발명의 실시예에 따른 배선의 개발 및 단락시 표시 장치용 측정 패턴을 나타내는 도면이다.

Claims (1)

  1. 다수의 배선을 포함하는 표시 장치용 측정 패턴으로서, 상기 다수의 배선의 한쪽을 단락시키는 제1패드와; 상기 다수의 배선의 다른 한쪽에 게이트 단자가 각각 연결되고, 최상단의 소스 단자와 최하단의 드레인 단자를 제외하고는 상단의 드레인 단자와 하단의 소스단자가 연결되어 배열된 다수의 박막 트랜지스터와; 상기 최상단 박막 트랜지스터의 소스 단자에 연결되는 제2패드와; 상기 최하단 박막 트랜지스터의 드레인 단자에 연결되는 제3패드를 포함하여 이루어지는 것을 특징으로 하는 표시 장치용 측정 패턴.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950047984A 1995-12-08 1995-12-08 표시 장치용 측정 패턴 KR0154835B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047984A KR0154835B1 (ko) 1995-12-08 1995-12-08 표시 장치용 측정 패턴

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047984A KR0154835B1 (ko) 1995-12-08 1995-12-08 표시 장치용 측정 패턴

Publications (2)

Publication Number Publication Date
KR970048485A true KR970048485A (ko) 1997-07-29
KR0154835B1 KR0154835B1 (ko) 1998-12-15

Family

ID=19438745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047984A KR0154835B1 (ko) 1995-12-08 1995-12-08 표시 장치용 측정 패턴

Country Status (1)

Country Link
KR (1) KR0154835B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016576B1 (ko) * 2003-12-24 2011-02-22 삼성전자주식회사 박막트랜지스터기판

Also Published As

Publication number Publication date
KR0154835B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR970007432A (ko) 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판
KR910001975A (ko) 반도체장치 및 그 번인방법
KR970004096A (ko) 표시장치 및 이것에 사용되는 ic칩
KR970071021A (ko) 매트릭스 구조를 이용한 신호선의 단선 단락 검사장치 및 검사방법
KR960019802A (ko) 반도체장치
KR900015142A (ko) 반도체 집적회로장치
KR840003869A (ko) 화살 표시장치
KR880010641A (ko) 양면메모리 보드
KR920010872A (ko) 멀티칩 모듈
KR920005341A (ko) 반도체 기억장치
KR970048485A (ko) 표시 장치용 측정 패턴
KR910010688A (ko) 반도체장치
KR910013524A (ko) 반도체집적회로장치
KR950001318A (ko) 반도체집적회로의테스트회로
KR920010813A (ko) 반도체 장치
KR850002679A (ko) 대규모 집적회로 실장의 다중신호 경로 분배 시스템
KR910017624A (ko) 반도체집적회로장치
KR950020965A (ko) 반도체 장치
KR900019214A (ko) 반도체장치
KR910017628A (ko) 반도체 기억장치
KR970053226A (ko) 반도체 칩 구조
KR900019198A (ko) 반도체 집적회로장치
KR920007093A (ko) 하이브리드형 반도체장치
KR850006786A (ko) 다층 배선을 가진 반도체 집적회로
KR960024597A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee