KR0154835B1 - 표시 장치용 측정 패턴 - Google Patents

표시 장치용 측정 패턴 Download PDF

Info

Publication number
KR0154835B1
KR0154835B1 KR1019950047984A KR19950047984A KR0154835B1 KR 0154835 B1 KR0154835 B1 KR 0154835B1 KR 1019950047984 A KR1019950047984 A KR 1019950047984A KR 19950047984 A KR19950047984 A KR 19950047984A KR 0154835 B1 KR0154835 B1 KR 0154835B1
Authority
KR
South Korea
Prior art keywords
thin film
pad
display device
measurement pattern
wiring
Prior art date
Application number
KR1019950047984A
Other languages
English (en)
Other versions
KR970048485A (ko
Inventor
이시형
이근원
최순신
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950047984A priority Critical patent/KR0154835B1/ko
Publication of KR970048485A publication Critical patent/KR970048485A/ko
Application granted granted Critical
Publication of KR0154835B1 publication Critical patent/KR0154835B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)

Abstract

이 발명은 표시 장치용 측정 패턴에 관한 것으로, 다수의 배선을 포함하는 표시 장치용 측정 패턴으로서, 상기 다수의 배선의 한쪽을 단락시키는 제1패드와; 상기 다수의 배선의 다른 한쪽에 게이트 단자가 각각 연결되고, 최상단의 소스 단자와 최하단의 드레인 단자를 제외하고는 상단의 드레인 단자와 하단의 소스단자가 연결되어 배열된 다수의 박막 트랜지스터와; 상기 최상단 박막 트랜지스터의 소스 단자에 연결되는 제2패드와; 상기 최하단 박막 트랜지스터의 드레인 단자에 연결되는 제3패드로 구성되어, 배선별로 개별적인 프로빙(Probing)을 할 필요가 없으며, 소자에 관계없이 3개의 점에 대한 프로빙만으로 배선의 개방 유무를 측정하여, 정확한 판정으로 생산 비용의 절감 및 품질 개선을 추구할 수 있는 효과를 가진 표시 장치용 측정 패턴에 관한 것이다.

Description

표시 장치용 측정 패턴
제1도는 종래의 표시 장치용 측정 패턴을 나타내는 도면이고,
제2도는 이 발명의 실시예에 따른 박막 트랜지스터를 형성시킨 표시 장치용 측정 패턴을 나타내는 도면이고,
제3도는 이 발명의 실시예에 따른 표시 장치용 측정 패턴의 등가 회로를 나타내는 도면이고,
제4도는 이 발명의 실시예에 따른 배선의 개발 및 단락시 표시 장치용 측정 패턴을 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 배선 12 : 제1패드
13 : 제2패드 14 : 제3패드
15 : 박막 트랜지스터
이 발명은 표시 장치용 측정(Test) 패턴(Pattern)에 관한 것으로서, 더욱 상세하게 말하자면 배선의 밀도나 소자(Device)의 종류에 관계없이, 3개의 프로브(Probe)만으로 배선의 개방(Open) 및 단락(Short)을 검출하는 표시 장치용 측정 패턴에 관한 것이다.
일반적으로, 측정은 개발 및 양산중인 제품에 대한 소자의 전기적 특성 및 전기 광학적 특성을 평가하여, 소자의 특성에 대한 양호, 불량을 판정하는 작업이다.
이러한 소자의 특성을 측정하기 위하여, 여러개의 프로브 핀이 달린 프로브 핀 배열(Array)을 소자의 패드 부위에 접촉시키고, 필요한 전압이나 전류를 인가하면서 소자의 특성을 측정하게 된다.
다수의 배선 중에서 1개라도 개방되는 경우는 소자 전체를 불량하게 만드는 결과를 가져오므로, 배선의 개방 및 단락을 측정하여, 소자의 특성에 대한 양호, 불량을 판정할 수 있다.
반도체 장치에 사용되는 금속 배선의 개방 및 단락을 검사하기 위해서는, 고가의 프로브 스테이션(Probe Station)과 고도로 밀집된 프로브가 필요하다.
이하, 첨부된 도면을 참조로 하여 종래의 표시 장치용 측정 패턴에 대하여 설명한다.
제1도는 종래의 표시 장치용 측정 패턴을 나타내는 도면이다.
제1도에 도시되어 있는 바와 같이, 종래의 표시 장치용 측정 패턴은, 다수의 배선(1)과 연결되어 있는 각각의 패드(2)에 계측기(3)와 연결되어 있는 프로브 핀(4)을 각각 접속하여, 배선의 개방 유무를 판정한다.
그러나, 상기한 종래의 기술은 집적도가 증가하는 경우에, 측정하기가 매우 힘들고, 비용이 많이 든다는 문제점이 있다.
따라서, 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 배선의 밀도에 관계없이 배선의 개방 및 단락을 검출하고, 소자의 종류에 관계없이 3개의 프로브만으로 개방 유무를 판정할 수 있는 표시 장치용 측정 패턴을 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 수단으로서 이 발명에 따른 다수의 배선을 포함하는 표시 장치용 측정 패턴은,
상기 다수의 배선의 한쪽을 단락시키는 제1패드와;
상기 다수의 배선의 다른 한쪽에 게이트 단자가 각각 연결되고, 최상단의 소스 단자와 최하단의 드레인 단자를 제외하고는 상단의 드레인 단자와 하단의 소스 단자가 연결되어 배열된 다수의 박막 트랜지스터와;
상기 최상단 박막 트랜지스터의 소스 단자에 연결되는 제2패드와;
상기 최하단 박막 트랜지스터의 드레인 단자에 연결되는 제3패드로 이루어진다.
상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.
제2도는 이 발명의 실시예에 따른 박막 트랜지스터를 형성시킨 표시장치용 측정 패턴을 나타내는 도면이다.
제2도에 도시되어 있는 바와 같이, 이 발명의 실시예에 따른 다수의 배선(11)을 포함하는 표시 장치용 측정 패턴은,
상기 다수의 배선(11)의 한쪽을 단락시키는 제1패드(12)와;
상기 다수의 배선(11)의 다른 한쪽에 게이트 단자가 각각 연결되고, 최상단의 소스 단자와 최하단의 드레인 단자를 제외하고는 상단의 드레인 단자와 하단의 소스 단자가 연결되어 배열된 다수의 박막 트랜지스터(15)와;
상기 최상단 박막 트랜지스터의 소스 단자에 연결되는 제2패드(13)와;
상기 최하단 박막 트랜지스터의 드레인 단자에 연결되는 제3패드(14)로 이루어진다.
상기한 구성에 의한, 이 발명의 실시예에 따른 표시 장치용 측정 패턴에서의 측정 방법은 다음과 같다.
제3도는 이 발명의 실시예에 따른 표시 장치용 측정 패턴의 등가 회로를 나타내는 도면이다.
제3도에 도시되어 있는 바와 같이, 제1패드(12)는 배선(11)의 한쪽을 단락시키고, 제2패드(13)는 상기 배선(11)의 다른 한쪽에 게이트 단자가 연결되는 박막 트랜지스터(15)의 소스 단자에 연결되고, 제3패드(14)는 상기 박막 트랜지스터의 드레인 단자에 연결되도록 설계한다.
배선(11)과 연결되어 있는, 배선 측정 패드인 제1패드(12)에는 20V의 전압(Vg)을 인가하고, 제2패드(13)와 제3패드(14)사이에는 10V의 전압(Vd)을 인가한다.
상기 전압에 의해서, 배열된 박막 트랜지스터(15)는 턴 온(Turn On)되어, 전류(Id)가 흐르게 된다.
하나의 게이트 선이라도 개방된 경우에는 전류가 매우 작고, 모든 게이트 선이 정상으로 단락된 경우에는 일정한 전류가 검출된다.
그러므로, 전류계(A)를 이용하여 전류(Id)를 측정하면, 배선의 개방 및 단락을 알 수 있다.
제4도는 이 발명의 실시예에 따른 배선의 개방 및 단락시 표시 장치용 측정 패턴을 나타내는 도면이다.
제4도에 도시되어 있는 바와 같이, 하나의 배선이라도 개방된 경우에는 전류(Id)의 양이 거의 0A에 가깝게 검출되고, 모든 배선이 단락된 경우에는 일정한 값을 갖는 전류(Id)가 검출된다.
이상에서와 같이 이 발명의 실시예에서, 배선별로 개별적인 프로빙(Probing)을 할 필요가 없으며, 소자에 관계없이 3개의 점에 대한 프로빙만으로 배선의 개방 유무를 측정하여 정확한 판정을 내릴 수 있으며, 부가적으로 정전기 방지 효과를 가진 표시 장치용 측정 패턴을 제공할 수 있다.
또한, 정확한 판정을 내림으로써, 생산 비용의 절감 및 품질 개선의 효과를 갖는다.
이 발명의 이러한 효과는 박막 트랜지스터 액정 표시 장치의 배선의 개방 유무를 측정하는 분야에 이용될 수 있다.

Claims (1)

  1. 다수의 배선을 포함하는 표시 장치용 측정 패턴으로서, 상기 다수의 배선의 한쪽을 단락시키는 제1패드와; 상기 다수의 배선의 다른 한쪽에 게이트 단자가 각각 연결되고, 최상단의 소스 단자와 최하단의 드레인 단자를 제외하고는 상단의 드레인 단자와 하단의 소스단자가 연결되어 배열된 다수의 박막 트랜지스터와; 상기 최상단 박막 트랜지스터의 소스 단자에 연결되는 제2패드와; 상기 최하단 박막 트랜지스터의 드레인 단자에 연결되는 제3패드를 포함하여 이루어지는 것을 특징으로 하는 표시 장치용 측정 패턴.
KR1019950047984A 1995-12-08 1995-12-08 표시 장치용 측정 패턴 KR0154835B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047984A KR0154835B1 (ko) 1995-12-08 1995-12-08 표시 장치용 측정 패턴

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047984A KR0154835B1 (ko) 1995-12-08 1995-12-08 표시 장치용 측정 패턴

Publications (2)

Publication Number Publication Date
KR970048485A KR970048485A (ko) 1997-07-29
KR0154835B1 true KR0154835B1 (ko) 1998-12-15

Family

ID=19438745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047984A KR0154835B1 (ko) 1995-12-08 1995-12-08 표시 장치용 측정 패턴

Country Status (1)

Country Link
KR (1) KR0154835B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016576B1 (ko) * 2003-12-24 2011-02-22 삼성전자주식회사 박막트랜지스터기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016576B1 (ko) * 2003-12-24 2011-02-22 삼성전자주식회사 박막트랜지스터기판

Also Published As

Publication number Publication date
KR970048485A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6791344B2 (en) System for and method of testing a microelectronic device using a dual probe technique
US7105856B1 (en) Test key having a chain circuit and a kelvin structure
US7880493B2 (en) Probe pad, substrate having a semiconductor device, method of testing a semiconductor device and tester for testing a semiconductor device
KR870002442A (ko) 프루브 검사방법
KR970071021A (ko) 매트릭스 구조를 이용한 신호선의 단선 단락 검사장치 및 검사방법
KR100674070B1 (ko) 표시 장치용 검사 기판
KR0154835B1 (ko) 표시 장치용 측정 패턴
KR101866427B1 (ko) 반도체 소자용 테스트 소켓의 검사장치
JPH09107011A (ja) 半導体装置、およびこの半導体装置の位置合わせ方法
KR100188144B1 (ko) 표시 장치용 측정 장치
US5412337A (en) Semiconductor device providing reliable conduction test of all terminals
JP2001318127A (ja) 配線ショート箇所の検査方法及び検査装置
JP2000232141A (ja) 半導体パッケージ用基板の導通検査方法
US5796265A (en) Method for metal delay testing in semiconductor devices
TWI735915B (zh) 與面向受測裝置側之光源整合的晶圓探針卡及製造方法
US7123042B2 (en) Methods, apparatus and systems for wafer-level burn-in stressing of semiconductor devices
JP2002040075A (ja) アクティブマトリクス基板検査装置及びアクティブマトリクス基板の検査方法
KR100462378B1 (ko) 액정표시소자 및 그의 콘택저항 측정방법
KR20040096399A (ko) 셀프 비아 측정이 가능한 반도체 소자 및 이를 위한 비아측정 장치 그리고 그 방법
JPH0648551Y2 (ja) アクテイブマトリクス表示装置
JP2755220B2 (ja) 半導体集積回路装置及びその検査方法
JPH0346246A (ja) 検査装置
KR200145298Y1 (ko) 탐침 확인용 패드(pad)가 내장된 반도체 칩
JPH04217337A (ja) 半導体集積回路試験装置
Vard et al. The measurement of transistor characteristics using on-chip switching for the connection of instrumentation

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee