KR970029840A - 반도체 메모리의 프로그래머블 인터벌 타이밍 발생기용 장치 및 방법 - Google Patents

Abstract

프로그래머블 시간 지연 장치는 상기 장치의 총 시간 지연을 결정하는 다수의 유사 부품(10)을 포함하고 있다. 각각의 부품에 인가되는 제어 신호(bo-bn)에 응답하여 이들 부품을 상기 장치에 부품을 전기적으로 결합하거나 상기 장치로부터의 상기 부품을 전기적으로 분리하는, 상기 부품에 결합되는 게이트 유니트(31o-31n, 32o-32n, 33o-33n, 34o-34n)을 갖고 있다. 제1 실시예에서, 제어 신호(bo-bn)는 직렬 형태로 시간 지연 부품(10)에 배치되고, 총 시간 지연은 각각의 직렬 결합 부품(10)의 총 시간 지연이다. 제2 및 제3 실시예에서, 저항기(47o-47n) 및 캐패시터(53o-53n)는 각각 캐패시턴스 충전 회로(47o-47n, 43;52, 53o-53n)에 결합되고, 결합된 소자는 충전 속도를 , 이어서 장치의 시간 지연을 제어한다. 링 형태로 상기 장치를 결합함으로써(도 6), 지연 장치(61)을 통하는 신호 지연의 수를 카운트하는 카운터 유니트(63)은 프로그램된 시간 지연을 연장할 수 있다.

Description

반도체 메모리의 프로그래머블 인터벌 타이밍 발생기용 장치 및 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

도3은 본 발명에 따른 반도체 메모리와 사용하기에 적합한 프로그래머를 시간 지연의 제1 실시예의 도면.

Claims (14)

1. 반도체 메모리 기술로 구현될 수 있는 프로그래머블 시간 지연 장치로서, 상기 시간 지연 장치의 시간 지연이 다수의 제어 신호에 응답하여 결정되는 프로그래머블 시간 지연 장치에 있어서,

   직렬 형태로 결합되는 다수의 시간 지연 부품을 포함하되, 상기 각각의 부품은

   시간 지연 회로, 및

   상기 시간 지연 회로의 입력 단자를 입력 신호에 결합하기 위해 제어 신호의 제1 상태 및 상기 입력 신호로 하여금 상기 시간 지연 회로를 바이패스시키도록 하는 상기 제어 신호의 제2 상태에 응답하는 게이트 수단을 포함하는 프로그래머블 시간 지연 장치.
2. 제1항에 있어서, 입력 신호는 상기 직렬 형태에서 앞의 부품에 입력 신호, 또는 뒤의 부품의 시간 지연 회로로부터의 출력 신호 중 한 신호인 프로그래머블 시간 지연 장치.
3. 제1항에 있어서, 상기 게이트 수단은,

   상기 시간 지연 회로와 직렬로 결합된 제1 게이트 유니트, 및

   상기 제1 게이트 유니트 및 상기 시간 지연 회로와 병렬로 결합된 제2 게이트 회로를 포함하는 프로그래머블 시간 지연 장치.
4. 제3항에 있어서, 상기 제어 신호는 상기 제1 및 상기 제2 게이트 유니트에 인가되는 프로그래머블 시간 지연장치.
5. 제어 신호에 의해 결정되는 시간 지연을 갖는 프로그래머블 시간 지연 장치에 있어서,

   반전 증폭기,

   상기 반전 증폭기의 입력 단자와 접지 전위 사이에 결합되는 캐패시터,

   상기 입력 단자와 상기 접지 전위 사이에 결합되는 방전 트랜지스터를 포함하되, 상기 방전 트랜지스터의 게이트 단자는 장치 입력 단자에 결합되고,

   다수의 저항기,

   다수의 충전 트랜지스터를 포함하되, 각각의 트랜지스터는 저항기와 직렬로 결합되고, 각각의 충전 트랜지스터 및 저항기 쌍은 상기 반전 증폭기 입력 단자와 전압 공급기 사이에 결합되며,

   다수의 게이트 유니트를 포함하되, 각각의 게이트 유니트는 상기 장치 입력 단자와 충전 트랜지스터의 게이트 단자 사이에 결합되고, 상기 각각의 게이트 유니트는 충전 트랜지스터 게이트 단자에 입력 신호를 인가하기 위해 제어 신호에 응답하는 프로그래머블 시간 지연 장치.
6. 제5항에 있어서, 상기 게이트 수단은 p/n게이트 유니트이고, 상기 게이트 유니트의 제어 단자는 상기 제어 신호 및 상기 게이트 유니트에 인가되는 상기 제어 신호의 보수를 갖는 것을 포함하는 프로그래머블 시간 지연 장치.
7. 시간 지연을 결정하기 위해 제어 신호에 응답하는 프로그래머블 시간 지연 장치에 있어서,

   반전 증폭기를 포함하되, 상기 반전 증폭기의 출력 단자가 상기 장치의 출력 단자이고:

   접지 전위와 전압 공급기 사이에 직렬로 결합되는 트랜지스터 쌍을 포함하되, 상기 장치의 입력 단자가 상기 장치의 입력 단자에 결합되고, 상기 트랜지스터 쌍의 공통 접속부가 상기 반전 증폭기의 입력 단자에 결합되고;

   다수의 캐패시터: 및

   다수의 게이트 유니틀 포함하되, 각각의 게이트 유니트는 캐패시터와 직렬로 결합되고, 각각의 게이트 유니트는 상기 직력 캐패시터를 상기 반전 증폭기 입력 단자에 결합하기 위해 제어 신호에 응답하는 프로그래머블 시간 지연 장치.
8. 제7항에 있어서, 상기 게이트 유니트는 p/n 게이트 유니트이고, 상기 p/n 게이트 유니트는 상기 제어 신호 및 상기 p/n 게이트 유니트의 제어 단자에 대한 상기 제어 신호의 보수를 갖는 프로그래머블 시간 지연 장치.
9. 프로그래머블 시간 지연 유니트에 있어서,

   청구항 1에 기술된 바와 같은 프로그래머블 시간 지연 장치;

   상기 프로그래머블 시간 지연 장치의 출력 단자에 결합되는 카운터 유니트; 및

   상기 프로그래머블 시간 지연 장치의 상기 출력 단자 및 상기 프로그래머블 시간 지연 장치의 입력 단자에 결합되는 반전 증폭기를 포함하는 프로그래머블 시간 지연 유니트.
10. 프로그래머블 시간 지연 유니트에 있어서,

    청구항 5에 기술된 바와 같은 프로그래머블 시간 지연 장치;

    상기 프로그래머블 시간 지연 장치의 출력 단자에 결합되는 카운터 유니트; 및

    상기 프로그래머블 시간 지연 장치의 상기 출력 단자 및 상기 프로그래머블 시간 지연 장치의 입력 단자에 결합되는 반전 증폭기를 포함하는 프로그래머블 시간 지연 유니트.
11. 프로그래머블 시간 지연 유니트에 있어서,

    청구항 7에 기술된 바와 같은 프로그래머블 시간 지연 장치;

    상기 프로그래머블 시간 지연 장치의 출력 단자에 결합되는 카운터 유니트; 및

    상기 프로그래머블 시간 지연 장치의 상기 출력 단자 및 상기 프로그래머블 시간 지연 장치의 입력 단자에 결합되는 반전 증폭기를 포함하는 것을 특징으로 하는 프로그래머블 시간 지연 유니트.
12. 동적 액세스 메모리 유니트에서 프로그래머블 시간 지연 신호를 제공하는 방법에 있어서,

    미리 선택된 제어 신호를 프로그래머블 시간 지연 장치에 인가하는 단계; 및

    상기 시간 지연 장치에 지연될 신호를 인가하는 단계

    를 포함하는 프로그래머블 시간 지연 신호 제공 방법.
13. 제12항에 있어서, 상기 미리 선택된 제어 신호를 인가하는 단계가 상기 프로그래머블 시간 지연 장치 내의 게이트 유니트에 미리 선택된 제어 신호를 인가하는 단계를 포함하고, 상기 게이트 유니트가 상기 프로그래머블 시간 지연 장치에 대한 상기 시간 지연 신호의 시간 지연을 제어하는 소자를 전기적으로 결합하는 프로그래머블 시간 지연 신호 제공 방법.
14. 제13항에 있어서, 상기 게이트 유니트를 p/n 게이트 유니트로 구현하는 단계를 더 포함하는 프로그래머블 시간 지연 신호 제공 방법.