KR970024257A

KR970024257A - 버퍼 구조를 갖는 반도체 장치 및 그 제조 방법

Info

Publication number: KR970024257A
Application number: KR1019950035798A
Authority: KR
Inventors: 김호현
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1995-10-17
Filing date: 1995-10-17
Publication date: 1997-05-30

Abstract

본 발명은 반도체 장치와 그 제조 방법에 관한 것으로서, 보호환 하부에 위치하는 제2 버퍼층을 반도체 장치의 단위 셀의 하부에 위치하는 제1 버퍼층보다 농도를 더욱 높게 형성하거나 두께를 두껍게 형성하여 기판으로 부터 주입되는 정공의 재결합율을 높여 드레인 영역으로 주입되는 정공을 감소시킴으로써, 가장자리 베이스 웰로 집중되는 전류를 줄이고, 따라서 래치 업 특성과 단락 내량을 향상시키는 절연 게이트 바이폴라 트랜지스터 및 그 제조 방법이다.

Description

버퍼 구조를 갖는 반도체 장치 그 그 제조 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도의 (가)와 (나)는 본 발명의 실시예에 의한 절연 게이트 바이폴라 트랜지스터의 단면도이다.

Claims

제1 도전형 반도체 기판, 상기 반도체 기판 위의 일부에 형성되어 있는 제2 도전형 제1 버퍼층, 상기 반도체 기판 위의 일부에 형성되어 상기 제1 버퍼층의 측면과 접촉되어 있으며 상기 제1 버퍼층보다 농도가 높은 제2 도전형의 제2 버퍼층을 포함하는 반도체 장치.
제1항에서, 상기 제1 버퍼층과 상기 제2 버퍼층 위에 형성되어 있는 제1 도전형의 도전층을 더 포함하는 반도체 장치.
제2항에서, 상기 제1 버퍼층은 상기 도전층보다 농도가 높게 형성되어 있는 반도체 장치.
제1 도전형 반도체 기판, 상기반도체 기판 위의 일부에 형성되어 있는 제2 도전형 제1 버퍼층, 상기 반도체 기판 위의 일부에 형성되어 상기 제1 버퍼층의 측면과 접촉되어 있으며 상기 제1 버퍼층보다 두께가 두꺼운 제2 도전형의 제2 버퍼층을 포함하는 반도체 장치.
제4항에서, 상기 제1 버퍼층과 상기 제2 버퍼층의 농도가 같은 반도체 장치.
제4항에서, 상기 제1 버퍼층과 상기 제2 버퍼층 위에 형성되어 있는 제1 도전형의 도전층을 더 포함하는 반도체 장치.
제6항에서, 상기 도전층 상기 제1 버퍼층보다 농도가 낮게 형성되어 있는 반도체 장치.
제1 도전형의 도전층, 상기 도전층 내에 형성되어 있는 하나 이상의 단위 셀, 상기 단위 셀을 주위에 서로 간격을 두고 형성되어 있는 다수의 보호환, 상기 단위 셀이 형성되어 있는 부분의 상기 도전층 밑에 형성되어 있는 고농도의 제1 도전형 제1 버퍼층, 상기 보호환이 형성되어 있는 부분의 상기 도전층 밑에 형성되어 있으며, 상기 제1 버퍼층보다 농도가 높은 고농도의 제1 도전형 제2 버퍼층, 상기 제1 버퍼층과 상기 제2 버퍼층 밑에 형성되어 있는 제2 도전형의 반도체 기판을 포함하는 반도체 장치.
제8항에서, 상기 제1 버퍼층이 상기 도전층보다 농도가 높게 형성되어 있는 반도체 장치.
제1 도전형의 반도체 기판, 상기 반도체 기판 위의 일부에 형성되어 있는 제2 도전형의 버퍼층, 상기 반도체 기판과 상기 버퍼층 위에 형성되어 있는 제1 도전형의 도전층을 포함하는 반도체 장치.
제11항에서, 상기 버퍼층은 상기 도전층보다 농도가 높은 반도체 장치.
제1 도전형의 도전층, 상기 도전층 내에 형성되어 있는 하나 이상의 단위 셀, 상기 단위 셀을 주위에 서로 간격을 두고 형성되어 있는 다수의 보호환, 상기 단위 셀이 형성되어 있는 부분의 상기 도전층 밑에 형성되어 있는 고농도의 제1 도전형 제1 버퍼층, 상기 보호환이 형성되어 있는 부분의 상기 도전층 밑에 형성되어 있으며, 상기 제1 버퍼층보다 두께가 큰 고농도의 제1 도전형 제2 버퍼층, 상기 제1 버퍼층과 상기 제2 버퍼층 밑에 형성되어 있는 제2 도전형의 반도체 기판을 포함하는 반도체 장치.
제12항에서, 상기 제1 버퍼층은 상기 제2 버퍼층과 농도가 같은 반도체 장치.
제1 도전형의 도전층, 상기 도전층 내에 형성되어 있는 하나 이상의 단위 셀, 상기 단위 셀을 주위에 서로 간격을 두고 형성되어 있는 다수의 보호환, 상기 보호환이 형성되어 있는 부분의 상기 도전층 밑에 형성되어 있는 고농도의 제1 도전형 버퍼층, 상기 도전층과 상기 버퍼층 밑에 형성되어 있는 제2 도전형의 반도체 기판을 포함하는 반도체 장치.
제1 도전형 반도체 기판, 상기 기판 위에 형성되어 있는 제2 도전형의 제1 버퍼층, 상기 기판 위에 상기 제1 버퍼층과 측면이 서로 접하도록 형성되어 있으며 상기 제1 버퍼층보다 농도가 높은 제2 도전형의 제2 버퍼층, 상기 제1 버퍼층과 상기 제2 버퍼층 위에 형성되어 있는 제2 도전형의 도전층, 상기 제1 버퍼층 상부의 상기 도전층에 형성되어 있는 제1 도전형의 웰, 상기 웰에 형성되어 있는 제2 도전형의 확산 영역, 상기 제2 버퍼층이 상부의 상기 도전층에 상기 웰과 간격을 두고 형성되어 있는 보호환을 포함하는 절연 게이트 바이폴라 트랜지스터.
제15항에서, 상기 제1 버퍼층이 상기 도전층보다 농도가 높게 형성되어 있는 절연 게이트 바이폴라 트랜지스터.
제1 도전형 반도체 기판, 상기 기판 위에 형성되어 있는 제2 도전형의 제1 버퍼층, 상기 기판 위에 상기 제1 버퍼층과 측면이 서로 접하도록 형성되어 있으며 상기 제1 버퍼층보다 두께가 큰 제2 도전형의 제2 버퍼층, 상기 제1 버퍼층과 상기 제2 버퍼층 위에 형성되어 있는 제2 도전형의 도전층, 상기 제1 버퍼층 상부의 상기 도전층에 형성되어 있는 제1 도전형의 웰, 상기 웰에 형성되어 있는 제2 도전형의 확산 영역, 상기 제2 버퍼층 상부의 상기 도전층에 상기 벨과 간격을 두고 형성되어 있는 보호환을 포함하는 절연 게이트 바이폴라 트랜지스터.
제17항에서, 상기 제1 버퍼층은 상기 도전층보다 농도가 높은 절연 게이트 바이폴라 트랜지스터.
제17항에서, 상기 제1 버퍼층과 상기 제2 버퍼층의 농도가 같은 절연 게이트 바이폴라 트랜지스터.
제1 도전형 반도체 기판, 상기 기판 위의 일부에 형성되어 있는 제2 도전형의 버퍼층, 상기 기판과 상기 버퍼층 위에 형성되어 있는 제2 도전형의 도전층, 상기 기판 위에 상기 기판과 접하여 형성되어 있는 상기 도전층에 형성되어 있는 제1 도전형의 웰, 상기 웰에 형성되어 있는 제2 도전형의 확산 영역, 상기 버퍼층 상부의 상기 도전층에 상기 웰과 간격을 두고 형성되어 있는 보호환을 포함하는 절연 게이트 바이폴라 트랜지스터.
제1 도전형의 반도체 기판의 일부에 제2 도전형의 이온을 주입하고, 확산하여 제1 버퍼층을 형성하는 단계, 상기 제1 버퍼층과 상기 반도체 기판 위에 상기 제1 버퍼층보다 낮은 농도의 제2 도전형의 제2 버퍼층을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
제21항에서, 상기 제1 버퍼층의 형성 단계는 상기 반도체 기판의 일부에 산화막을 형성하는 단계, 상기 산화막을 마스크로 하여 제2 도전형의 이온을 주입하고 확산하는 단계, 상기 산화막을 제거하는 단계를 포함하는 반도체 장치의 제조 방법.
제22항에서, 상기 산화막은 열산화로 형성하여 반도체 기판 표면에 단차를 두는 반도체 장치의 제조 방법.
제23항에서, 상기 산화막 형성 단계는, 상기 반도체 기판 일부에 질화막 마스크를 형성하는 단계, 상기 기판을 선택적으로 열산화하여 산화막을 형성하는 단계, 상기 질화막 마스크를 제거하는 단계를 포함하는 반도체 장치의 제조 방법.
제22항에서, 상기 산화막은 상기 반도체 기판에 열산화하고, 식각하여 형성하는 반도체 장치의 제조 방법.
제21항에서, 상기 제2 버퍼층은 에피택셜 방법으로 성장시키는 반도체 장치의 제조 방법.
제21항에서, 상기 제2 버퍼층 위에 제1 도전형의 에피층을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.
제1 도전형의 반도체 기판 위에 제2 도전형의 제1 버퍼층을 형성하는 단계, 제1 버퍼층 위의 일부에 제2 도전형의 이온을 주입하고 확산하여 상기 제1 버퍼층보다 농도가 높은 제2 버퍼층을 형성하는 단계, 를 포함하는 반도체 장치의 제조 방법.
제28항에서, 상기 제2 버퍼층의 형성 단계는, 상기 제1 버퍼층의 일부에 산화막을 형성하는 단계, 상기 산화막을 마스크로 하여 제2 도전형의 이온을 주입하고 확산하는 단계, 상기 산화막을 제거하는 단계를 더 포함하는 반도체 장치의 제조 방법.
제29항에서, 상기 산화막을 열산화막으로 형성하여 상기 제1 버퍼층 표면에 단차를 두는 반도체 장치의 제조 방법.
제30항에서, 상기 산화막 형성 단계는, 상기 기판 표면의 일부에 질화막 마스크를 형성하는 단계, 상기 기판 표면을 선택적으로 열산화하는 단계, 상기 질화막 마스크를 제거하는 단계를 포함하는 반도체 장치의 제조 방법.
제29항에서, 상기 산화막 형성 단계는 상기 제1 버퍼층이 형성되어 있는 상기 기판에 산화막을 형성하는 단계와 상기 산화막의 일부를 식각하는 단계를 포함하는 반도체 장치의 제조 방법.
제28항에서, 상기 제1 버퍼층과 상기 제2 버퍼층 위에 제2 도전형의 도전층을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.
제33항에서, 상기 도전층은 상기 제1 버퍼층보다 농도를 낮게 형성하는 반도체 장치의 제조 방법.
제1 도전형의 반도체 기판 위의 일부에 제2 도전형의 이온을 주입하고, 확산하여 버퍼층을 형성하는 단계, 상기 반도체 기판과 상기 버퍼층 위에 제2 도전형의 도전층을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
제35항에서, 상기 버퍼층 형성 단계는, 상기 반도체 기판의 일부에 산화막을 형성하는 단계, 상기 산화막을 마스크로 하여 제2 도전형의 이온을 주입하고 확산하는 단계, 상기 산화막을 제거하는 단계를 포함하는 반도체 장치의 제조 방법.
제36항에서, 상기 산화막을 열산화막으로 형성하여 상기 반도체 기판 표면에 단차를 두는 반도체 장치의 제조 방법.
제37항에서, 상기 산화막의 형성 단계는, 상기 반도체 기판의 일부에 질화막 마스크를 형성하는 단계, 상기 반도체 기판을 선택적으로 열산화하는 단계, 상기 질화막 마스크를 제거하는 단계를 포함하는 반도체 장치의 제조 방법.
제36항에서, 상기 산화막의 형성 단계는 상기 반도체 기판을 열산화하여 산화막을 형성하는 단계와 상기 산화막을 식각하는 단계를 포함하는 반도체 장치의 제조방법.
제1 도전형 반도체 기판 표면의 일부에 제2 도전형의 제1 버퍼층을 형성하고, 상기 제1 버퍼층의 한쪽 측면으로 상기 제1 버퍼층보다 두꺼운 제2 도전형의 제2 버퍼층을 형성하는 제1 단계, 상기 제1 버퍼층과 상기 제2 버퍼층 위에 제2 도전형의 도전층을 형성하는 제2 단계를 포함하는 반도체 장치의 제조 방법.
제40항에서, 상기 제1 버퍼층 및 상기 제2 버퍼층을 에피택셜 방법으로 형성하는 반도체 장치의 제조 방법.
제40항에서, 상기 제1 버퍼층의 불순물의 농도와 상기 제2 버퍼층의 불순물의 농도를 같게 형성하는 반도체 장치의 제조 방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.