KR970017618A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR970017618A
KR970017618A KR1019960019903A KR19960019903A KR970017618A KR 970017618 A KR970017618 A KR 970017618A KR 1019960019903 A KR1019960019903 A KR 1019960019903A KR 19960019903 A KR19960019903 A KR 19960019903A KR 970017618 A KR970017618 A KR 970017618A
Authority
KR
South Korea
Prior art keywords
memory block
memory
disposed
semiconductor substrate
word lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1019960019903A
Other languages
English (en)
Inventor
나루미 사카시와
가즈타미 아리모토
Original Assignee
기타오카 다카시
미쓰비시 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기타오카 다카시, 미쓰비시 덴키 가부시키가이샤 filed Critical 기타오카 다카시
Publication of KR970017618A publication Critical patent/KR970017618A/ko
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

DRAM은 반도체 기판(10) 및 단위 블럭(U1 내지 U4)을 포함한다. 각각의 단위 블럭은 주변 회로(11,12,13 또는 14) 및 주변 회로를 포위하도록 배치된 3개의 메모리 녁럭(B11 내지 B17, B18 내지 B21, B31 내지 B38 또는 B41 내지 B48)을 포함한다. 각각의 메모리 블럭은 다수의 워드 라인(17), 다수의 비트 라인(18, I9), 다수의 메모리 셀, 로 디코더(42) 및 칼럼 디코더(43)를 포함한다.

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예에 따른 DRAM의 레이아웃 도시도,
제2도는 제1도의 각 단위 블럭의 구조를 도시한 블럭도.

Claims (3)

  1. 반도체 기판(10)과; 상기 반도체 기판의 중심을 포위하도록 상기 반도체 기판상에 배치되며, 각각이 다수의 워드 라인(17), 상기 워드 라인과 교차하는 다수의 비트 라인(18, 19) 및, 상기 워드 라인과 상기 비트 라인의 교차점에 대응하는 다수의 메모리 셀(20)을 포함하는 다수의 메모리 칼럼(B1 내지 B64) 및; 상기 반도체 기판상에서 그 중심에 배치된 상기 다수의 메모리 블럭용 주변 회로(11 내지 14)를 포함하는 반도체 메모리 장치.
  2. 2로 및 2칼럼에 배치된 4개의 단위 블럭을 포함하며 상기 각각의 단위 블럭이 제2의 칼럼의 제2의 로를 제외하곤, 다수의 워드 라인(17), 상기 워드 라인과 교차하는 다수의 비트 라인(18, 19) 및, 상기 워드 라인과 상기 비트 라인에 대응하는 다수의 메모리 셀(20)을 각각 포함하는 3로 및 3칼럼에 배치된 8개의 메모리 블럭(B11 내지 B18,B2l 내지 B28,B3l 내지 B38) 및; 상기 제2의 칼럼의 상기 제2의 로에 배치된 상기 8개의 메모리 블럭용 주변 회로(11 내지 14)를 포함하는 반도체 메모리 장치.
  3. 반도체 기판(10)과; 상기 반도체 기판의 중심을 포위하도록 상기 반도체 기판상에 배치되며, 각각이 장방형을 구비하고, 다수의 워드 라인(17), 상기 워드 라인과 교차하는 다수의 비트 라인(18, 19), 상기 워드 라인과 상기 비트라인의 교차점에 대응하는 다수의 메모리 셀(20)을 포함하는 제1 내지 제4의 메모리 블럭(B1 내지 B4) 및; 상기 반도체 기판상에서 중심에 배치된 상기 제1 내지 제4의 메모리 블럭용 주변 회로(11)를 포함하는데, 상기 제1의 메모리 블럭의 한 단측이 상기 제4의 메모리 블럭의 한 장측에 인접하고 상기 제1의 메모리 블럭의 한 장측이 상기 제4의 메모리 블럭의 한 단측의 연장상에 배치되도록 상기 제1의 메모리 블럭이 배치되며; 상기 제2의 메모리 블럭의 한 단측이 상기 제1의 메모리 블럭의 또다른 장측에 인접하고 상기 제2의 메모리 블럭의 한 장측이 상기 제1의 메모리 블럭의 또다른 단측의 연장상에 배치되도록 상기 제2외 메모리 블럭이 배치되며; 상기 제3의 메모리 블럭의 한 단측이 상기 제2의 메모리 블럭의 또다른 장측에 인접하고, 상기 제3의 메모리 블럭의 한 장측이 상기 제2의 메모리 블럭의 또다른 단측의 연장상에 배치되도록 상기 제3의 메모리 블럭이 배치되고; 상기 제4의 메모리 블럭의 또다른 단측이 상기 제3의 메모리 블럭의 또다른 장측에 인접하고 상기 제4의 메모리 블럭의 또다른 장측이 상기 제3의 메모리 블럭의 또다른 단측의 연장상에 배치되도록 상기 제4의 메모리 블럭이 배치되는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960019903A 1995-09-06 1996-06-05 반도체 메모리 장치 Ceased KR970017618A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-229175 1995-09-06
JP22917595A JP3434397B2 (ja) 1995-09-06 1995-09-06 半導体記憶装置

Publications (1)

Publication Number Publication Date
KR970017618A true KR970017618A (ko) 1997-04-30

Family

ID=16887973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019903A Ceased KR970017618A (ko) 1995-09-06 1996-06-05 반도체 메모리 장치

Country Status (4)

Country Link
US (1) US6448602B1 (ko)
JP (1) JP3434397B2 (ko)
KR (1) KR970017618A (ko)
TW (1) TW359036B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11203862A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体記憶装置
US6072743A (en) * 1998-01-13 2000-06-06 Mitsubishi Denki Kabushiki Kaisha High speed operable semiconductor memory device with memory blocks arranged about the center
JPH11214638A (ja) 1998-01-29 1999-08-06 Mitsubishi Electric Corp 半導体記憶装置
JPH11219598A (ja) * 1998-02-03 1999-08-10 Mitsubishi Electric Corp 半導体記憶装置
TW461079B (en) * 1999-02-08 2001-10-21 Sanyo Electric Co Semiconductor memory apparatus
JP2003100073A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体記憶装置
US7123537B2 (en) * 2002-03-15 2006-10-17 Macronix International Co., Ltd. Decoder arrangement of a memory cell array
US7236420B2 (en) 2002-04-10 2007-06-26 Hynix Semiconductor Inc. Memory chip architecture having non-rectangular memory banks and method for arranging memory banks
DE102004017313A1 (de) * 2004-04-06 2005-07-28 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Aussenkontakten und Verfahren zum Anordnen derartiger Aussenkontakte
JP4754235B2 (ja) * 2005-02-21 2011-08-24 Ｎｔｎ株式会社 回転伝達装置
JP2007306012A (ja) * 2007-06-15 2007-11-22 Renesas Technology Corp ダイナミックランダムアクセスメモリおよび半導体記憶装置
JP4372189B2 (ja) 2007-12-27 2009-11-25 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ
JP4679656B2 (ja) * 2009-08-31 2011-04-27 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ
KR102127966B1 (ko) * 2013-12-20 2020-06-30 에스케이하이닉스 주식회사 반도체 장치
CN112634955B (zh) * 2019-09-24 2025-03-28 长鑫存储技术有限公司 Dram存储器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658947B2 (ja) * 1984-02-24 1994-08-03 株式会社日立製作所 半導体メモリ装置の製法
JPS62180594A (ja) 1986-02-04 1987-08-07 Fujitsu Ltd 半導体記憶装置
US4864381A (en) * 1986-06-23 1989-09-05 Harris Corporation Hierarchical variable die size gate array architecture
JP2675659B2 (ja) * 1990-08-10 1997-11-12 株式会社東芝 集積回路のセルレイアウト方法
JPH04129089A (ja) * 1990-09-19 1992-04-30 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
US5214657A (en) * 1990-09-21 1993-05-25 Micron Technology, Inc. Method for fabricating wafer-scale integration wafers and method for utilizing defective wafer-scale integration wafers
JP3299260B2 (ja) * 1990-10-10 2002-07-08 株式会社日立製作所 半導体集積回路装置
JPH06244282A (ja) 1993-02-15 1994-09-02 Nec Corp 半導体集積回路装置
KR950010628B1 (ko) * 1993-08-20 1995-09-20 현대전자산업주식회사 반도체 소자의 컬럼 디코더 인에이블 신호 발생회로

Also Published As

Publication number Publication date
JP3434397B2 (ja) 2003-08-04
US6448602B1 (en) 2002-09-10
TW359036B (en) 1999-05-21
JPH0974171A (ja) 1997-03-18

Similar Documents

Publication Publication Date Title
US4791607A (en) Gate array integrated circuit device and method thereof for providing various bit/word constructions
KR970017618A (ko) 반도체 메모리 장치
US5097440A (en) Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement
KR920020495A (ko) 반도체 기억장치
KR960032735A (ko) 계층비트선 구조를 가지는 반도체기억장치
KR940010103A (ko) 이중 워드라인 구조인 반도체 메모리 디바이스
KR840003146A (ko) 다이나믹(Dynamic) RAM 집적회로 장치
KR960025729A (ko) 반도체 기억 장치
KR930005015A (ko) 반도체 기억장치
KR930005020A (ko) 망사 구조의 전원선을 가지는 반도체 메모리 장치
KR920001545A (ko) 반도체 기억장치
KR970707551A (ko) 다중 세트의 열을 구비한 다중 포트 메모리 디바이스(Multi-Port Memory Device with Multiple Sets of Columns)
KR920010632A (ko) 반도체 메모리 디바이스
KR960038971A (ko) 트리플 포트 반도체 메모리장치
KR920017108A (ko) 다이내믹 랜덤 억세스 메모리 디바이스
KR900019013A (ko) 파셜 랜덤 액세스 메모리
US5184321A (en) Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement
JPH05217375A (ja) アドレス信号デコーダ
KR970023432A (ko) 신속한 랜덤 액세스를 위한 반도체 메모리 소자
KR960009150A (ko) 반도체 메모리소자
KR910000877B1 (ko) 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치
JP3571497B2 (ja) 半導体記憶装置
KR960025798A (ko) 반도체메모리소자의 메모리셀어레이의 배열방법
KR100657683B1 (ko) 공간효율적mdq스위치배치
KR970008173A (ko) 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960605

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960605

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990330

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 19990929

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 19990330

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I