KR900019013A - 파셜 랜덤 액세스 메모리 - Google Patents

파셜 랜덤 액세스 메모리 Download PDF

Info

Publication number
KR900019013A
KR900019013A KR1019890006787A KR890006787A KR900019013A KR 900019013 A KR900019013 A KR 900019013A KR 1019890006787 A KR1019890006787 A KR 1019890006787A KR 890006787 A KR890006787 A KR 890006787A KR 900019013 A KR900019013 A KR 900019013A
Authority
KR
South Korea
Prior art keywords
memory cells
random access
word lines
access memory
memory
Prior art date
Application number
KR1019890006787A
Other languages
English (en)
Other versions
KR930001734B1 (ko
Inventor
다이스게 미우라
준이찌 시까다니
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR900019013A publication Critical patent/KR900019013A/ko
Application granted granted Critical
Publication of KR930001734B1 publication Critical patent/KR930001734B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Abstract

내용 없음

Description

파셜 랜덤 액세스 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 개념을 설명하는 개략도,
제4도는 본 발명의 첫번째 바람직한 실시예의 개략도,
제5도는 제4도에 도시된 첫 번째 바람직한 실시예의 상세한 구조의 블록도.

Claims (19)

  1. 매트릭스 형태로 배열되는 다수의 메모리 셀들; 열방향으로 확장하는 다수의 비트선들의 쌍. 상기 다수의 메모리 셀들 각각은 비트선들 쌍중의 대응하는 하나에 결합되고; 다수의 첫번째와 두번째 위드선들을 포함하는 다수의 워드선들, 하나의 첫번째 위드선과 두번째 워드선은 쌍을 이루고 행방향으로 상기 메모리 셀들 배열의 양쪽에 배열되고, 상기 다수의 메모리 셀들의 각각은 상기 첫번째와 두번째 워드 선들의 적어도 하나에 결합되고; 그것에 의해서 첫번째와 두번째 워드선들을 자유롭게 선택하고, 외부회로로부터 공급되는 어드레스 신호에 따라 상기 첫번째와 두번째 위드선들을 분리하여 활성화하기 위한 상기 다수의 워드선들에 결합되는 활성화 수단; 대응하는 메모리 셀들로부터 출력데이타를 판독하고 대응하는 메모리 셀들에 입력데이타를 기록하기 위한 상기 다수의 비트선들에 결합되는 입/출력 수단으로 이루어지는 파셜랜덤액세스 메모리.
  2. 제1항에 있어서, 한 행에 배열된 상기 메모리 셀들의 약간이 같은행에 배열된 나머지 메모리 셀들은 대응하는 두번째 위드선들의 하나에 접속되는 파셜랜덤액세스 메모리.
  3. 제1항에 있어서, 상기 다수의 메모리 셀들이 다수의 첫번째 메모리 셀들과 다수의 두번째 메모리 셀들을 포함하고, 상기 첫번째 메모리 셀들이 대응하는 첫번째 워드선들에 접속되고, 상기 두번째 메모리 셀들이 대응하는 두번째 워드선들에 접속되는 파셜 랜덤 액세스 메모리.
  4. 제3항에 있어서, 상기 다수의 메모리 셀들이 쌍을 이루는 첫번째와 두번째 워드선들 모두에 접속되는 다수의 세번째 메모리 셀들을 포함하는 파셜 랜덤 액세스 메모리.
  5. 제1항에 있어서, 상기 입력과 출력 데이타의 각각이 첫번째 데이타 비트들과 두번째 비들을 포함하고 상기 비트선들의 쌍들이 첫번째 비트선들의 쌍과 두번째 비트선들의 쌍으로 이루어지고, 상기 입/출력 수단이, 거기서부터 상기 첫번째 데이타 비트들을 판독하고, 상기 첫번째 워드선들에 접속된 상기 메모리 셀들에 상기 첫번째 비트선들의 쌍을 통하여 상기 첫번째 입력 데이타 비트들을 기록하기 위한 첫번째 입/출력 수단과, 거기서부터 상기 두번째 데이타 비트들을 판독하고, 상기 두번째 워드선들에 접속되는 상기 메모리 셀들의 상기 두번째 워드선들에 접속되는 상기 메모리 셀들의 상기 두번째 비트선들의 쌍을 통하여 상기 두번째 데이타 비트들을 기록하기 위한 두번째 입/출력 수단으로 이루어지는 파셜랜덤 액세스 메모리.
  6. 제1항에 있어서, 상기 활성화 수단이 상기 첫번째 워드선들을 활성화하는 상기 어드레스 신호를 해독하기 위한 첫번째 어드레스 해독 수단과, 상기 첫번째 어드레스 해독 수단에 대한 타이밍과 다른 타이밍으로써 상기 두번째 워드선들을 활성화하는 상기 어드레스 신호를 해독하기 위한 두번째 어드레스 해독 수단으로 이루어지는 파셜랜덤 액세스 메모리.
  7. 제5항에 있어서, 상기 다수의 메모리 셀들이 다수의 세번째 메모리 셀들을 포함하고, 그들의 각각이 쌍으로된 첫번째와 두번째 워드선들 모두에 접속되고 첫번째 비트선들의 쌍과 두번째 비트선들의 쌍 모두에 접속되는 파셜랜덤 액세스 메모리.
  8. 제1항에 있어서, 상기 다수의 메모리 셀들이 다수의 첫번째 메모리 셀들, 다수의 두번째 메모리 셀들 및 다수의 세번째 메모리 셀들을 포함하고, 상기 첫번째 메모리 셀들이 대응하는 첫번째 워드선들에 접속되고, 상기 두번째 메모리 셀들이 대응하는 두번째 워드선들에 접속되고, 상기 세번째 메모리 셀들이 대응하는 첫번째와 두번째 워드선들 모두에 접속되고 한 행에서 메모리 셀들의 배열이 상기 첫번째, 두번째 및 세번째 메모리 셀들을 포함하는 파셜랜덤 액세스 메모리.
  9. 제8항에 있어서, 하나의 행에서, 상기 첫번째 메모리 셀들이 연속적으로 배열되고, 상기 두번째 메모리 셀들이 연속적으로 배열되고, 상기 세번째 메모리 셀들은 연속적으로 배열되는 파셜랜덤 액세스 메모리.
  10. 제8항에 있어서, 상기 첫번째, 두번째 및 세번째 메모리 셀들이 하나의 행방향으로 하나씩 순서대로 되풀이되게 배열된 파셜랜덤 액세스 메모리.
  11. 제1항에 있어서, 상기 다수의 워드선들이 상기 활성화 수단으로부터 확장하는 다수의 세번째 워드선들을 포함하고, 상기 세번째 워드선들의 각각이 상기 활성화 수단에 의하여 상기 첫번째와 두번째 워드선들로부터 분리되어 활성화되고 상기 다수의 메모리 셀들의 상기 세번째 워드선들에 접속된 메모리 셀들, 입력 또는 출력 데이터에 해당하는 상기 워드선들의 하나에 접속된 상기 메모리 셀들을 포함하는 파셜 랜덤 액세스 메모리.
  12. 제11항에 있어서, 상기 활성화 수단이 상기 첫번째와 두번째 워드선들로 부터 상기 세번째 워드선들을 분리하여 활성화하기 위한 수단으로 이루어지는 파셜랜덤 액세스 메모리.
  13. 제1항에 있어서, 상기 메모리 셀들의 각각이 한개비트에 해당하는 데이타를 저장하기 위한 플립플롭 수단과 비트선들의 대응하는 한쌍에 상기 플립플롭 수단을 선택적으로 접속하기 위한 상기 활성화 수단에 접속된 전송 게이트 수단으로 이루어지는 파셜랜덤 액세스 메모리.
  14. 제7항에 있어서, 상기 세번째 메모리 셀들의 각각이 한개 비트에 해당하는 데이타를 저장하기 위한 상기 활성화 수단에 접속되는 플립플롭 수단, 첫번째 비트선들의 대응하는 한쌍에 상기 플립플롭 수단을 선택적으로 접속하기 위한 첫번째 전송게이트 수단과 두번째 비트선들의 대응하는 한쌍에 상기 플립플롭을 선택적으로 접속하기 위한 상기 활성화 수단에 접속되는 두번째 전송게이트 수단으로 이루어지는 파셜랜덤 액세스 메모리.
  15. 제14항에 있어서, 상기 세번째 메모리 셀들에 관한 한쌍의 첫번째 비트선들과 한쌍의 두번째 비트선들이 같은 데이타 비트를 전송하는 파셜랜덤 액세스 메모리.
  16. 제14항에 있어서, 상기 플립플롭 수단이 2개의 상보형 금속-산화막 반도체 트랜지스터로 이루어지고, 상기 첫번째와 두번째 전송게이트 수단의 각각이 2개의 N-채널 금속-산화막 반도체 트랜지스터로 이루어지는 파셜랜덤 액세스 메모리.
  17. 제5항에 있어서, 상기 첫번째 입/출력 수단이 그를 통하여 상기 첫번째 데이타 비트들을 입력하거나 출력하는 첫번째 포트로 이루어지고, 상기 두번째 입/출력 수단이 그를 통하여 상기 두번째 데이타 비트들을 입력하거나 출력하는 두번째 포트로 이루어지는 파셜랜덤 액세스 메모리.
  18. 제1항에 있어서, 상기 파셜랜덤 액세스 메모리가 스태틱 랜덤 액세스 메모리인 파셜랜덤 액세스 메모리.
  19. 제1항에 있어서, 상기 파셜랜덤 액세스 메모리가 마스터 슬라이스 형인 파셜랜덤 액세스 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890006787A 1988-05-20 1989-05-20 파셜 랜덤 액세스 메모리 KR930001734B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63124113A JPH01294295A (ja) 1988-05-20 1988-05-20 パーシャル・ランダム・アクセス・メモリ
JP63-124113 1988-05-20
JP88-124113 1988-05-20

Publications (2)

Publication Number Publication Date
KR900019013A true KR900019013A (ko) 1990-12-22
KR930001734B1 KR930001734B1 (ko) 1993-03-12

Family

ID=14877245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890006787A KR930001734B1 (ko) 1988-05-20 1989-05-20 파셜 랜덤 액세스 메모리

Country Status (4)

Country Link
US (1) US5060200A (ko)
EP (1) EP0342875B1 (ko)
JP (1) JPH01294295A (ko)
KR (1) KR930001734B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997027592A1 (en) * 1996-01-24 1997-07-31 Cypress Semiconductor Corporation Interdigitated memory array
US6118727A (en) * 1998-03-10 2000-09-12 Cypress Semiconductor Corporation Semiconductor memory with interdigitated array having bit line pairs accessible from either of two sides of the array
US6163495A (en) * 1999-09-17 2000-12-19 Cypress Semiconductor Corp. Architecture, method(s) and circuitry for low power memories
US7573939B2 (en) * 2002-01-11 2009-08-11 Sony Corporation Memory cell circuit, memory device, motion vector detection device, and motion compensation prediction coding device
JP4165070B2 (ja) * 2002-01-11 2008-10-15 ソニー株式会社 半導体メモリ装置、動きベクトル検出装置および動き補償予測符号化装置
JP2005259320A (ja) * 2004-03-15 2005-09-22 Nec Electronics Corp パーシャル・デュアル・ポート・メモリ及び該メモリを用いた電子機器
JP2005259321A (ja) * 2004-03-15 2005-09-22 Nec Electronics Corp フレキシブル・マルチエリア・メモリ及び該メモリを用いた電子機器
JP4553185B2 (ja) * 2004-09-15 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4912016B2 (ja) 2005-05-23 2012-04-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100689863B1 (ko) * 2005-12-22 2007-03-08 삼성전자주식회사 반도체 메모리 장치 및 그에 따른 방법
KR100725100B1 (ko) * 2005-12-22 2007-06-04 삼성전자주식회사 포트간 데이터 전송기능을 갖는 멀티패쓰 억세스블 반도체메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893087A (en) * 1974-02-08 1975-07-01 Gen Instrument Corp Random access memory with shared column conductors
JPS589285A (ja) * 1981-07-08 1983-01-19 Toshiba Corp 半導体装置
JPS58211392A (ja) * 1982-05-31 1983-12-08 Toshiba Corp 半導体記憶装置
US4599708A (en) * 1983-12-30 1986-07-08 International Business Machines Corporation Method and structure for machine data storage with simultaneous write and read
JPS6142795A (ja) * 1984-08-03 1986-03-01 Toshiba Corp 半導体記憶装置の行デコ−ダ系
JP2569010B2 (ja) * 1986-05-21 1997-01-08 株式会社日立製作所 半導体メモリ

Also Published As

Publication number Publication date
JPH01294295A (ja) 1989-11-28
EP0342875A3 (en) 1991-09-04
EP0342875B1 (en) 1994-08-24
EP0342875A2 (en) 1989-11-23
KR930001734B1 (ko) 1993-03-12
US5060200A (en) 1991-10-22

Similar Documents

Publication Publication Date Title
KR890012312A (ko) 반도체 기억장치
KR900015323A (ko) 반도체 기억장치
KR920020495A (ko) 반도체 기억장치
KR900000904A (ko) 반도체기억장치와 이것을 이용한 데이터패스(data path)
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR930005038A (ko) 테스트 회로를 구비한 반도체 기억장치
KR910003663A (ko) 다이나믹형 반도체메모리장치
KR870009384A (ko) 반도체 기억 장치
KR880003250A (ko) 리드온리 메모리 장치(Read Only Memory Device)
KR950006852A (ko) 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
KR900019013A (ko) 파셜 랜덤 액세스 메모리
KR950020732A (ko) 다이나믹 반도체 기억장치
KR910020724A (ko) 반도체 기억장치
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR890015270A (ko) 반도체메모리장치
KR920015374A (ko) 반도체 기억장치
KR870009392A (ko) 반도체 기억장치
KR840006098A (ko) 듀얼 포오트형 반도체 기억장치
KR920017128A (ko) 메모리셀 어레이 사이에 공유된 용장 워드선을 가진 다이내믹 ram 디바이스
KR870006573A (ko) Cm0s-게이트 배열
KR860006790A (ko) 반도체 기억장치
KR960026781A (ko) 반도체 기억장치
KR960038971A (ko) 트리플 포트 반도체 메모리장치
KR910019057A (ko) 반도체 메모리 장치
KR920020496A (ko) 멀티 포트 dram

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee