KR970008160A - 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치 - Google Patents
가변플레이트전압 발생회로를 구비하는 반도체 메모리장치 Download PDFInfo
- Publication number
- KR970008160A KR970008160A KR1019950019993A KR19950019993A KR970008160A KR 970008160 A KR970008160 A KR 970008160A KR 1019950019993 A KR1019950019993 A KR 1019950019993A KR 19950019993 A KR19950019993 A KR 19950019993A KR 970008160 A KR970008160 A KR 970008160A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- memory device
- semiconductor memory
- plate
- bit line
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속하는 기술 분야
본 발명은 플레이트 전압 발생회로를 구비하는 반도체 메모리장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
반도체 메모리장치가 점점 고집적화됨에 따라 동작전원전압이 낮아지게 되었고 이에 따라 액세스동작시 비트라인의 센싱속도가 느려졌다.
3. 발명의 해결방법의 요지
이러한 저전원전압에서 센싱속도를 빠르게 하기 위하여 비트라인쌍을 전원전압 VCC레벨로 프리차아지하고, 지정된 메모리셀의 스토리지노드전압을 강제적으로 부스팅하므로써 달성하였다. 상기 스토리지노드전압의 부스팅은 상기 플레이트전압발생회로에서 공급되는 플레이트전압을 가변적으로 공급하여 구현된다.
4. 발명의 중요한 용도
액세스동작시 비트라인의 고속센싱을 수행할 수 있게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 실시예에 따른 플레이트전압 발생회로의 회로도.
Claims (5)
- 반도체 메모리장치에 있어서, 비활성화시 전원전압레벨로 프리차아지되는 비트라인쌍과, 프리차아지상태에서 제1레벨의 전압이 메모리셀의 플레이트노드로 인가되고 메모리셀과 비트라인과의 차아지셰어링이 수행되기 이전에 제2레벨의 전압이 플레이트노드로 인가되도록 플레이트전압을 가변적으로 공급하는 플레이트전압 발생회로를 구비함을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서, 상기 플레이트전압이 활성화상태에서 가변적인 전압레벨로 공급되게 하므로써 상기 메모리셀의 스토리지노드전압을 부스팅함을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서 상기 플레이트전압 발생회로가 활성화신호 Vpe와 제어신호 LND의 논리조합된 출력에 응답하여 제1전압레벨의 출력을 제어하는 제1스위칭수단과, 활성화신호 Vpe와 제어신호 LND의 논리조합된 출력을 반전시키는 반전수단과, 상기 반전수단의 출력에 응답하여 제2전압레벨의 출력을 제어하는 제2스위칭수단으로 구성됨을 특징으로 하는 반도체 메모리장치.
- 제3항에 있어서, 상기 제1 및 제2스위칭수단이 피모오스 트랜지스터임을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서, 상기 반전수단이 인버터임을 특징으로 하는 반도체 메모리장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950019993A KR0154755B1 (ko) | 1995-07-07 | 1995-07-07 | 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치 |
JP8174003A JPH0935476A (ja) | 1995-07-07 | 1996-07-03 | 可変プレート電圧発生回路を具備する半導体メモリ装置 |
US08/674,705 US5777934A (en) | 1995-07-07 | 1996-07-08 | Semiconductor memory device with variable plate voltage generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950019993A KR0154755B1 (ko) | 1995-07-07 | 1995-07-07 | 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970008160A true KR970008160A (ko) | 1997-02-24 |
KR0154755B1 KR0154755B1 (ko) | 1998-12-01 |
Family
ID=19420083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950019993A KR0154755B1 (ko) | 1995-07-07 | 1995-07-07 | 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5777934A (ko) |
JP (1) | JPH0935476A (ko) |
KR (1) | KR0154755B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100368705B1 (ko) * | 1997-06-19 | 2003-01-24 | 마이크론 테크놀로지, 인크. | 가변 전압 분리 게이트 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100253081B1 (ko) * | 1997-06-25 | 2000-09-01 | 윤종용 | 셀프-리프레시 모드를 가지는 다이나믹 랜덤 액세스 메모리 장치 |
KR100281280B1 (ko) * | 1997-06-30 | 2001-03-02 | 김영환 | 반도체 메모리 소자의 셀 플레이트 전압 발생장치 |
US6034909A (en) * | 1998-10-30 | 2000-03-07 | Stmicroelectronics, Inc. | Method and apparatus for bit line isolation for random access memory devices |
US5949720A (en) * | 1998-10-30 | 1999-09-07 | Stmicroelectronics, Inc. | Voltage clamping method and apparatus for dynamic random access memory devices |
US6075733A (en) * | 1998-11-23 | 2000-06-13 | Lsi Logic Corporation | Technique for reducing peak current in memory operation |
CN111399613B (zh) | 2018-12-14 | 2023-03-03 | 华为技术有限公司 | 一种存储装置以及电子设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60103587A (ja) * | 1983-11-09 | 1985-06-07 | Toshiba Corp | 半導体記憶装置のメモリセルキヤパシタ電圧印加回路 |
JPH05342873A (ja) * | 1992-06-10 | 1993-12-24 | Nec Corp | 半導体記憶装置 |
JP2814862B2 (ja) * | 1992-12-07 | 1998-10-27 | 日本電気株式会社 | 半導体記憶装置 |
JPH07235648A (ja) * | 1994-02-24 | 1995-09-05 | Hitachi Ltd | 半導体記憶装置 |
KR970001699B1 (ko) * | 1994-03-03 | 1997-02-13 | 삼성전자 주식회사 | 자동프리차아지기능을 가진 동기식 반도체메모리장치 |
-
1995
- 1995-07-07 KR KR1019950019993A patent/KR0154755B1/ko not_active IP Right Cessation
-
1996
- 1996-07-03 JP JP8174003A patent/JPH0935476A/ja active Pending
- 1996-07-08 US US08/674,705 patent/US5777934A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100368705B1 (ko) * | 1997-06-19 | 2003-01-24 | 마이크론 테크놀로지, 인크. | 가변 전압 분리 게이트 |
Also Published As
Publication number | Publication date |
---|---|
US5777934A (en) | 1998-07-07 |
KR0154755B1 (ko) | 1998-12-01 |
JPH0935476A (ja) | 1997-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0172337B1 (ko) | 반도체 메모리장치의 내부승압전원 발생회로 | |
KR970008160A (ko) | 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치 | |
KR960025746A (ko) | 반도체 메모리장치의 전원승압회로 | |
KR960025732A (ko) | 동작전류 소모를 줄인 반도체 메모리 소자 | |
KR20030047074A (ko) | 외부 리프레쉬 명령을 사용하지 않는 메모리장치의리프레쉬 제어회로 및 그 방법 | |
US6882215B1 (en) | Substrate bias generator in semiconductor memory device | |
KR960015598A (ko) | 용장 메모리 회로를 갖고 있는 반도체 메모리 | |
KR100616496B1 (ko) | 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치 | |
JP3783889B2 (ja) | ビットラインプリチャージ回路 | |
KR0149225B1 (ko) | 전력소모를 절감하기 위한 직류전압 발생회로 | |
KR100581444B1 (ko) | 전원인가시집적회로응답을제어하기위한장치 | |
KR970029788A (ko) | 반도체메모리장치의 내부전원공급장치 | |
KR100265608B1 (ko) | 고전압 발생장치 | |
KR20090002385A (ko) | 링 오실레이터와 이를 이용한 내부전압 생성장치 | |
KR960043523A (ko) | 클램프기능을 가지는 데이타 출력버퍼 | |
KR0172371B1 (ko) | 반도체 메모리장치의 전원전압 발생회로 | |
KR100299110B1 (ko) | 동기형 반도체 메모리 | |
KR940016234A (ko) | 데이타 전송회로 | |
KR960025742A (ko) | 비트라인 프리차아지전압 발생회로 | |
KR20030043411A (ko) | 액티브 동작용 내부 전원 전압 발생 회로 | |
KR970063257A (ko) | 안정된 비트라인 프리차지용 전압 발생기 | |
KR960042748A (ko) | 반도체 메모리장치의 벌크전압 인가회로 및 벌크전압 인가방법 | |
KR970017633A (ko) | 반도체 메모리장치의 비트라인 등화제어회로 | |
KR940003397B1 (ko) | 반도체메모리장치의 백바이어스 제너레이터 | |
KR950024335A (ko) | 반도체메모리장치의 기판전압발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090615 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |