KR100265608B1 - 고전압 발생장치 - Google Patents
고전압 발생장치 Download PDFInfo
- Publication number
- KR100265608B1 KR100265608B1 KR1019970081275A KR19970081275A KR100265608B1 KR 100265608 B1 KR100265608 B1 KR 100265608B1 KR 1019970081275 A KR1019970081275 A KR 1019970081275A KR 19970081275 A KR19970081275 A KR 19970081275A KR 100265608 B1 KR100265608 B1 KR 100265608B1
- Authority
- KR
- South Korea
- Prior art keywords
- high voltage
- pump
- level
- enable signal
- signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 메모리인 디램의 전원 회로에 관한 것으로, 특히 구동용 고전압 펌프가 뱅크 구동 신호인 로오 구동 신호(ROW active signal)와 센싱 인에이블 신호(sensing enable signal)에 의해 제어됨으로써, 고전압 레벨 검출기에 의한 피드백(feed back) 시간을 제거하여 멀티 뱅크(multi bank) 구동시 고전압 레벨의 보상 속도를 증가시키며, 로오(ROW) 활성화 신호가 인가된 후 센싱 인에이블 신호가 인가되기 까지만 고전압 펌프를 구동시킴으로써 구동 전류도 줄일 수 있도록, 고전압(VPP)의 레벨을 검출하는 고전압 레벨 검출기(1)와 ; 상기 고전압 레벨 검출기(1)로부터 검출된 고전압 레벨에 따라 펄스 신호들을 지속적으로 발생하는 고전압 발진기(2) ; 로오 구동 신호(RA)와 센싱 인에이블 신호(SE)를 입력으로 받아 펌프 인에이블 신호(PE)를 제어하는 펌프 인에이블 회로(3) ; 및 상기 펌프 인에이블 회로(3)로부터 출력된 펌프 인에이블 신호(PE)를 입력으로 받아 고전압(Vpp) 레벨의 펌핑(pumping) 여부를 제어하는 구동용 고전압 펌프(4)로 구비한, 고전압 발생 장치에 관한 것이다.
Description
본 발명은 반도체 메모리인 디램의 전원 회로에 관한 것으로, 특히 구동용 고전압 펌프가 뱅크 구동 신호인 로오 구동 신호(ROW active signal)와 센싱 인에이블 신호(sensing enable signal)에 의해 제어됨으로써, 고전압 레벨 검출기에 의한 피드백(feed back) 시간을 제거하여 멀티 뱅크(multi bank) 구동시 고전압 레벨의 보상 속도를 증가시키며, 로오(ROW) 구동 신호가 인가된 후 센싱 인에이블 신호가 인가되기 까지만 고전압 펌프를 구동시킴으로써 구동 전류도 줄일 수 있도록 한, 고전압 발생 장치에 관한 것이다.
일반적으로, 기존의 고전압(Vpp) 회로는 고전압 레벨 검출기(Vpp level detector)가, 고전압(Vpp) 레벨이 기준 레벨(reference level) 이하로 떨어지는 것을 감지하여, 펌프(pump)를 구동시키는 방식 즉, 고전압(Vpp) 레벨의 피드백(feed back)에 의한 방식을 쓰고 있다.
그러나, 이는 피드백(feed back)의 근본성 때문에 보상 속도에 한계를 나타낼 수밖에 없다.
디램(DRAM)이 기가 규모(Giga scale) 급으로 고집적화함에 따라 8 뱅크(BANK) 이상의 뱅크 조직(BANK scheme)이 필요하게 된다.
이러한 멀티 뱅크 액티브(multi bank active) 상황에서 고전압(Vpp) 레벨의 감소는 뱅크 액티브(bank active)시 극대가 되며, 이 경우 보다 빠르고 확실한 고전압(Vpp) 레벨 보상이 문제가 된다.
이에 본 발명은 상기한 바와 같은 종래의 제 문제점 들을 해소시키기 위하여 창안된 것으로, 구동용 고전압 펌프가 뱅크 구동 신호인 로오 구동 신호(ROW active signal)와 센싱 인에이블 신호(sensing enable signal)에 의해 제어됨으로써, 고전압 레벨 검출기에 의한 피드백(feed back) 시간을 제거하여 멀티 뱅크(multi bank) 구동시 고전압 레벨의 보상 속도를 증가시키며, 로오(ROW) 구동 신호가 인가된 후 센싱 인에이블 신호가 인가되기 까지만 고전압 펌프를 구동시킴으로써 구동 전류도 줄일 수 있도록 한, 고전압 발생 장치를 제공하는데 그 목적이 있다.
도 1 은 본 발명을 설명하기 위한 로오 구동시 워드 라인과 비트 라인의 레벨 변화 설명 예시도,
도 2 는 본 발명에 따른 고전압 발생 장치의 블록 구성도,
도 3 은 도 2 의 펌프 인에이블 회로에 대한 회로 구성도,
도 4 는 도 2 의 구동용 고전압 펌프에 대한 회로 구성도이다.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 고전압 레벨 검출기 2 : 고전압 발진기
3 : 펌프 인에이블 회로 4 : 구동용 고전압 펌프
MP1 : 피모스 트랜지스터 MN1 : 엔모스 트랜지스터
I1-I3 : 인버터
상기한 바와 같은 목적을 달성하기 위한 본 발명은, 고전압(VPP)의 레벨을 검출하는 고전압 레벨 검출기(1)와 ; 상기 고전압 레벨 검출기(1)로부터 검출된 고전압 레벨에 따라 펄스 신호들을 지속적으로 발생하는 고전압 발진기(2) ; 로오 활성화 신호(RA)와 센싱 인에이블 신호(SE)를 입력으로 받아 펌프 인에이블 신호(PE)를 제어하는 펌프 인에이블 회로(3) ; 및 상기 펌프 인에이블 회로(3)로부터 출력된 펌프 인에이블 신호(PE)를 입력으로 받아 고전압(Vpp) 레벨의 펌핑(pumping) 여부를 제어하는 구동용 고전압 펌프(4)로 구비함을 특징으로 한다.
디램(DRAM)에서 외부 전원 전압(Vcc)보다 높은 고전압(Vpp)은, 트랜지스터의 임계(threshold) 전압 손실을 보충할 수 있어 널리 쓰이는 데, DRAM 동작을 보면 고전압(Vpp)의 전류 유출은, 주로 로오 활성화(ROW activation)시 및 로오 구동(ROW active)이 되고 난 후의 누설(leakage)에 의한 성분이다.
이 중 로오 활성화가 시작되고 나서 얼마동안이 고전압(Vpp) 레벨의 감소가 극대가 되는 구간이며, 로오 구동 도중에 칼럼(COLUMN) 액세스(access)시에는 고전압(Vpp) 레벨의 감소가 비교적 미미하다.
후자의 경우는 대기(stand-by)용 고전압 펌프(Vpp pump)만으로도 고전압 레벨의 보상이 충분하나, 전자의 경우는 구동용 고전압 펌프가 고전압 레벨의 감소에 대해서 보다 빨리 반응해야 할 필요가 있다.
따라서, 본 발명에서는 구동용 펌프 앞 단에 펌프를 제어할 수 있는 펌프 인에이블(pump enable) 회로를 두어, 고전압(Vpp) 레벨 검출기에 의한 피드백(feed back) 시간을 줄임으로써 보다 빠른 고전압 레벨 보상이 이루어 지게 하였으며, 필요한 시간 만큼만 펌프를 인에이블 시킴으로써 구동 전류(active current)의 감소를 얻는 효과를 기대할 수 있다.
도 1 은 로오(ROW) 구동시의 워드 라인(word line)과 비트 라인(bit line)의 레벨 변화를 나타내는 개략도이다.
로오 구동 신호(RA)에 의해 워드 라인 레벨이 고전압(Vpp) 레벨로 상승하며, 이에 따라 워드 라인(WL)에 달린 셀(cell)의 데이터가 비트 라인(BL)에 실려 전하 분배(charge sharing)에 의해, 비트 라인(BL)의 레벨이 비트 바 라인(/BL)의 레벨과 약간 벌어지게 된다.
이와 같은 상태에서, 워드 라인(WL)의 레벨이 충분히 고전압(Vpp) 레벨에 도달한 시점에서 발생하는 센싱 인에이블 신호(SE)에 의해 센싱이 일어나, 비트 라인(BL)과 비트 바 라인(/BL)이 완전히 벌어지기 까지의 상황이다.
여기서, 로오 구동 신호에 의해 워드 라인 레벨이 고전압(Vpp) 레벨로 상승하는 시점이 고전압 레벨의 감소가 극대가 되는 구간이므로, 이 때 빠른 고전압 레벨의 보상이 주요 문제가 된다.
이하, 본 발명에 따른 동작 원리를 상세히 설명하면 다음과 같다.
펌프 인에이블 회로(3)에서 나온 신호가 구동용 고전압 펌프(4)를 제어하게 된다.
상기 펌프 인에이블 회로(3)는 도 3 에 도시한 바와 같이, 로오 구동 신호(RA)와 센싱 인에이블 신호(SE)를 입력으로 받아 펌프 인에이블 신호(PE)를 제어한다.
로오 구동 신호(RA)가 "하이" 로 되면, 이 신호가 게이트로 연결된 엔모스 트랜지스터(MN1)가 턴-온되어 펌프 인에이블 신호(PE)가 "하이" 로 되며, 로오 구동 신호(RA)는 펄스로 뜨므로, 곧이어 엔모스 트랜지스터(MN1)는 턴-오프 된다.
이 과정 동안에 센싱 인에이블 신호(SE)는 "로우" 이므로, 피모스 트랜지스터(MP1)는 턴-오프 상태를 유지하고 있다.
일단, 펌프 인에이블 신호(PE)가 "하이" 로 되면, 인버터(I2, I3)의 래치 동작에 의해 계속 "하이" 상태를 유지한다.
한편, 워드 라인(WL) 레벨이 충분히 상승하여 전하 분배(charge sharing)가 충분히 진행되면, 센싱 인에이블 신호(SE)가 역시 펄스로 들어온다.
이제 로오 구동 신호(RA)는 "로우" 인 상황에서 센싱 인에이블 신호(SE)가 "하이" 로 가게 되면, 인버터(I1)를 통하여 "로우" 로 반전된 신호에 의해 피모스 트랜지스터(MP1)가 턴-온되어 펌프 인에이블 신호(PE)는 "로우" 가 된다.
상기와 같이 동작된 상태에서, 센싱 인에이블 신호(SE)가 "로우" 로 떨어지면 역시 인버터(I2, I3)의 래치 동작에 의해 펌프 인에이블 신호(PE)는 계속 "로우" 상태를 유지한다.
한편, 구동용 고전압 펌프(4)는 도 4 에 도시한 바와 같이, 상기 펌프 인에이블 신호(PE)를 입력으로 받아 고전압(Vpp) 레벨의 펌핑(pumping) 여부를 제어한다.
입력 신호들인 pl1, pl2, pr1, pr2 는 모두 고전압 발진기(2)에서 발생하는 지속적인 펄스 신호들이다.
이 신호들이 전하 펌핑(charge pumping)을 하기 위해서는 각각 엔모스 트랜지스터와 피모스 트랜지스터로 이루어진 패스 게이트(pass gate)를 통과해야 한다.
바로 이 패스 게이트(pass gate)의 제어를 펌프 인에이블 신호(PE)가 하는 것이다.
펌프 인에이블 신호(PE)가 "하이" 이면 패스 게이트가 열려 펌핑을 하며, 펌프 인에이블 신호(PE)가 "로우" 이면 패스 게이트가 닫혀 펌핑을 중지하게 된다.
이런 방식으로 펌핑이 필요한 경우 즉, 고전압(Vpp) 레벨의 보상이 필요한 경우에 보다 빨리 레벨 보상을 할 수 있으며, 필요한 시간 동안에만 펌핑을 할 수 있게 되는 것이다.
이상에서 상세히 설명한 바와 같이 본 발명은, 구동용 고전압 펌프가 뱅크 구동 신호인 로오 구동 신호와 센싱 인에이블 신호에 의해 제어됨으로써, 고전압 레벨 검출기에 의한 피드백 시간을 제거하여 멀티 뱅크 구동시 고전압 레벨의 보상 속도를 증가시킬 수 있다.
또한, 펌프 인에이블 회로로 필요시에만 즉, 로오 구동 신호가 인가된 후 센싱 인에이블 신호가 인가되기 까지만 고전압 펌프를 구동시킴으로써, 구동 전류를 감소시킬 수 있다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.
Claims (3)
- 고전압(VPP)의 레벨을 검출하는 고전압 레벨 검출기와 ;상기 고전압 레벨 검출기로부터 검출된 고전압 레벨에 따라 펄스 신호들을 지속적으로 발생하는 고전압 발진기 ;로오 활성화 신호와 센싱 인에이블 신호를 입력으로 받아 펌프 인에이블 신호(PE)를 제어하는 펌프 인에이블 회로 ; 및상기 펌프 인에이블 회로로부터 출력된 펌프 인에이블 신호를 입력으로 받아 고전압(Vpp) 레벨의 펌핑 여부를 제어하는 구동용 고전압 펌프를 구비함을 특징으로 하는 고전압 발생 장치.
- 제 1 항에 있어서,상기 펌프 인에이블 회로는,로오 구동 신호로 인에이블 시키는 것을 특징으로 하는 고전압 발생 장치.
- 제 1 항에 있어서,상기 펌프 인에이블 회로는,센싱 인에이블 신호로 디스에이블 시키는 것을 특징으로 하는 고전압 발생 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970081275A KR100265608B1 (ko) | 1997-12-31 | 1997-12-31 | 고전압 발생장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970081275A KR100265608B1 (ko) | 1997-12-31 | 1997-12-31 | 고전압 발생장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990061021A KR19990061021A (ko) | 1999-07-26 |
KR100265608B1 true KR100265608B1 (ko) | 2000-10-02 |
Family
ID=19530536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970081275A KR100265608B1 (ko) | 1997-12-31 | 1997-12-31 | 고전압 발생장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100265608B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100316053B1 (ko) * | 1999-12-29 | 2001-12-12 | 박종섭 | 고전위 발생장치의 Vpp 레벨 감지기 |
KR100630660B1 (ko) * | 2000-02-11 | 2006-10-02 | 삼성전자주식회사 | 워드라인 활성화 이전에 승압전압의 레벨을 충분히 높은전압으로 상승·유지시킬 수 있는 승압전압발생부 |
KR100448246B1 (ko) * | 2002-09-09 | 2004-09-13 | 주식회사 하이닉스반도체 | 고전압 제어 장치 |
KR100535044B1 (ko) * | 2003-02-13 | 2005-12-07 | 주식회사 하이닉스반도체 | 전압 펌프 회로 |
KR100689817B1 (ko) * | 2004-11-05 | 2007-03-08 | 삼성전자주식회사 | 전압 발생 회로 및 이 회로를 구비하는 반도체 메모리 장치 |
KR100807991B1 (ko) * | 2007-02-14 | 2008-03-03 | (주)피델릭스 | 전압레벨 감지회로 |
-
1997
- 1997-12-31 KR KR1019970081275A patent/KR100265608B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990061021A (ko) | 1999-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0172337B1 (ko) | 반도체 메모리장치의 내부승압전원 발생회로 | |
KR100557590B1 (ko) | 반도체 메모리 장치의 오토 리프레시 제어회로 | |
US5751170A (en) | Circuit for low voltage sense amplifier | |
US7315195B2 (en) | High voltage generation circuit | |
KR100265608B1 (ko) | 고전압 발생장치 | |
US5909402A (en) | Circuit for driving/controlling sensing amplifier | |
KR960025732A (ko) | 동작전류 소모를 줄인 반도체 메모리 소자 | |
KR100616496B1 (ko) | 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치 | |
KR100732756B1 (ko) | 전압 펌핑장치 | |
KR100378690B1 (ko) | 대기전류를감소시킨반도체메모리용고전원발생장치 | |
KR100798764B1 (ko) | 반도체 메모리 소자 및 그 내부 전압 생성 방법 | |
KR19990075064A (ko) | 반도체 메모리장치의 전원 노이즈를 최소화하는 지연 동기 루프용 내부전원 전압 발생회로 | |
KR0165386B1 (ko) | 반도체장치의 내부 승압회로 | |
KR970008160A (ko) | 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치 | |
KR100701683B1 (ko) | 센스 앰프 전원제어회로 | |
KR100401519B1 (ko) | 반도체 메모리 장치의 전압발생회로 | |
KR100398573B1 (ko) | 반도체 메모리 장치 | |
KR0164392B1 (ko) | 반도체 메모리장치의 비트라인 등화제어회로 | |
KR100334868B1 (ko) | 리프레쉬커맨드의제어를받는고전압발생장치 | |
KR100273232B1 (ko) | 반도체메모리의전원제어회로 | |
KR20000004517A (ko) | 저전력 소모용 동기식 디램 | |
KR20030043411A (ko) | 액티브 동작용 내부 전원 전압 발생 회로 | |
KR100881816B1 (ko) | 반도체 메모리의 전압 발생 장치 | |
KR100425439B1 (ko) | 출력 버퍼의 내부 전원 제어방법 | |
KR950002596Y1 (ko) | 반도체 메모리 장치의 내부 백 바이어스(vbb)전압 발생기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |