KR100273232B1 - 반도체메모리의전원제어회로 - Google Patents

반도체메모리의전원제어회로 Download PDF

Info

Publication number
KR100273232B1
KR100273232B1 KR1019970050436A KR19970050436A KR100273232B1 KR 100273232 B1 KR100273232 B1 KR 100273232B1 KR 1019970050436 A KR1019970050436 A KR 1019970050436A KR 19970050436 A KR19970050436 A KR 19970050436A KR 100273232 B1 KR100273232 B1 KR 100273232B1
Authority
KR
South Korea
Prior art keywords
voltage
vpp
power supply
cell array
memory cell
Prior art date
Application number
KR1019970050436A
Other languages
English (en)
Other versions
KR19990027905A (ko
Inventor
신성원
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970050436A priority Critical patent/KR100273232B1/ko
Publication of KR19990027905A publication Critical patent/KR19990027905A/ko
Application granted granted Critical
Publication of KR100273232B1 publication Critical patent/KR100273232B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리의 억세스시 불필요한 전력소모를 줄이고 정확한 동작을 보장하기 위하여, 메모리셀 어레이(45)를 로우(row) 방향으로 억세스한 직후에 발생되는 라이트 명령을 검출하는 라이트명령 검출기(40)와; 메모리셀 어레이(45)를 로우 방향으로 억세스할 때 일정시간동안 동작하고, 상기 라이트명령 검출기(40)로 부터 라이트명령 검출신호가 입력될 때 동작하여 그 메모리셀 어레이(45)의 워드라인(WL)과 접속되는 전원단자(VPP)의 전압이 일정 레벨을 유지하도록하는 라지 펌프(41)와; 액티브 또는 스탠바이 상태에 관계없이 상기 전원단자(VPP) 전압의 레벨이 일정치 이하로 떨어질 때 동작되어 그 전압 레벨을 일정치 이상으로 상승시키는 미디엄펌프(42)와; 액티브 또는 스탠바이 상태에 관계없이 동작하여 상기 전원단자(VPP)에 지속적으로 전하를 공급하는 스몰 펌프(43)와; 상기 전원단자(VPP)의 전압이 일정치 이상으로 상승되는 것을 방지하기 위하여, 일정치 이상분의 전압을 컷오프하는 클램프(44)와; 외부로 부터 공급되는 스위칭제어신호(CS)에 따라 전원단자(VPP)의 전압을 상기 메모리셀 어레이(45)의 워드라인(WL)에 선택적으로 공급하는 엔모스트랜지스터(NM1)로 구성한 것이다.

Description

반도체 메모리의 전원 제어회로{VPP CONTROL CIRCUIT FOR SEMICONDUCTOR MEMORY}
본 발명은 반도체 메모리의 억세스 제어기술에 관한 것으로, 특히 메모리셀 어레이의 워드라인에 공급되는 전압을 새로운 형태로 제어하여 데이터 쓰기모드에서 고속화를 실현하고 절전형으로 동작시키는데 적당하도록한 반도체 메모리의 전원 제어회로에 관한 것이다.
도 1은 종래기술에 의한 반도체 메모리의 로우(row) 억세스를 위한 블록도로서 이에 도시한 바와 같이, 메모리셀 어레이(15)를 로우 방향으로 억세스할 때 일정시간동안 무조건 동작하여 그 메모리셀 어레이(15)의 워드라인(WL)과 접속되는 전원단자(VPP)에 많은 양의 전하를 공급하는 라지펌프(large pump)(11)와; 액티브 또는 스탠바이 상태에 관계없이 상기 전원단자(VPP) 전압의 레벨이 일정치 이하로 떨어질 때 동작되어 그 전압 레벨을 일정치 이상으로 상승시키는 미디엄펌프(medium pump)(12)와; 액티브 또는 스탠바이 상태에 관계없이 동작하여 상기 전원단자(VPP)에 지속적으로 전하를 공급하는 스몰펌프(small pump)(13)와; 상기 전원단자(VPP)의 전압이 일정치 이상으로 상승되는 것을 방지하기 위하여, 일정치 이상분의 전압을 컷오프하는 클램프(14)와; 외부로 부터 공급되는 스위칭제어신호(CS)에 따라 전원단자(VPP)의 전압을 상기 메모리셀 어레이(15)의 워드라인(WL)에 선택적으로 공급하는 엔모스트랜지스터(NM1)로 구성된 것으로, 이의 작용을 첨부한 도 2 및 도 3을 참조하여 설명하면 다음과 같다.
메모리셀 어레이(15)의 리드모드에서, 스위칭제어신호(CS)가 "하이"로 공급되면 이에 의해 엔모스트랜지스터(NM1)가 온되어 워드라인(WL) 구동용 전압 즉, 전원단자(VPP)의 전압이 그 엔모스트랜지스터(NM1)를 통해 워드라인(WL)에 공급되고, 이로 인하여 엔모스트랜지스터(NM2)가 온된다. 이에 따라 데이터 기록용 콘덴서(C1)에 저장된 데이터("0" 또는 "1")가 그 엔모스트랜지스터(NM2)를 통해 비트라인(BL)으로 출력된다.
상기 메모리셀(15)의 라이트모드에서, 스위칭제어신호(CS)가 "하이"로 공급되면 이에 의해 상기 엔모스트랜지스터(NM1)가 온되어 상기 전원단자(VPP)의 전압이 그 엔모스트랜지스터(NM1)를 통해 워드라인(WL)에 공급되고, 이로 인하여 엔모스트랜지스터(NM2)가 온된다. 이에 따라 비트라인(BL)을 통해 공급되는 데이터가 그 엔모스트랜지스터(NM2)를 통해 데이터 기록용 콘덴서(C1)에 저장된다.
한편, 상기 전원단자(VPP)의 전압레벨을 일정한 수준으로 유지하기 위하여, 통상적으로 데이터 억세스시 전류를 가장 많이 소모하는 액티브 구간의 경우 로우어드레스스트로브신호 RAS를 이용한 VPP 킥(kick) 개념을 이용한다.
즉, 액티브시에 소모될 전하량에 해당하는 만큼의 많은 양의 전하를 전원단자(VPP)에 공급하기 위하여 킥 펌프 즉, 라지펌프(11)를 도 2의 (b)에서와 같이 구동시키고, 이로 인하여 그 전원단자(VPP)의 전압레벨이 일정치 이하로 저하되는 것이 방지된다.
또한, 스탠바이시에는 스몰펌프(13)를 구동시켜 상기 전원단자(VPP)에 비교적 적은 량의 전하를 공급하여 그 전원단자(VPP)의 레벨이 도 2의 (c)와 같이 계속적으로 일정 레벨로 유지되게 한다.
상기 전원단자(VPP)의 전압 레벨이 일정치(Vdd+Vth) 이하로 저하되는 경우에는 상기 스몰펌프(13)보다 전하 펌핑 능력이 우수한 미디엄펌프(12)를 구동시켜 그 전원단자(VPP)의 전압 레벨이 도 2의 (e)에서와 같이 일정치(Vdd+Vth) 이상으로 상승되게 한다.
그런데, 상기 메모리셀 어레이(15)를 로우 방향으로 동작시킨 후 일정시간이 경과되어 라이트(write) 동작이 이루어질 때 워드라인(WL)의 전압변화를 측정해 보면, 여러 가지의 요인에 의해 워드라인(WL)의 전압이 도 3의 (d)와 같이 점차적으로 낮게 나타는데, 이는 라지펌프(11)가 동작하지 않는 상태에서 스몰펌프(13)만을 동작시켜 여러 가지의 누설전류를 보상하는데 어려움이 있기 때문이다.
따라서, 소정시간이 경과된 후 라이트 동작이 수행될 때, 상기 워드라인(WL)에 셀 게이트를 동작시킬 만큼 충분히 높은 전압이 공급되지 않아 로우 방향으로 억세스 후 일정 시간 이후에 수행되는 라이트 동작모드에서의 동작속도와 기록된 데이터를 외부에 전달하는데 악영향을 주게 된다.
이와 같은 악영향을 줄이기 위하여, 액티브 구간에서 전원단자(VPP)의 전압 레벨이 일정치 이하로 하강될때마다 라지펌프(11)를 동작시켜 그 전압이 일정치를 유지하도록 하고, 그 전압이 규정치 이상으로 상승되는 것을 방지하기 위해 클램프(14)를 사용하였다.
참고로, 도 3의 (a) 내지 (d)는 상기 메모리셀 어레이(15)의 억세스시 사용되는 각 신호 즉, RAS, CAS, 어드레스(Address), 라이트 인에이블신호(WE)에 대한 타이밍을 보인 것이다.
그러나, 이와 같은 종래기술에 의한 메모리셀 어레이의 워드라인 구동전원 제어기술에 있어서는 여러 가지의 원인에 의해 워드라인에 공급되는 전압이 일정치 이하로 하강되고 이로 인하여 데이터의 라이트 동작속도와 정확한 리드동작에 악영향을 미치게 되는 것을 방지하기 위하여, 액티브 구간에서 그 워드라인에 공급되는 전압의 레벨이 일정치 이하로 하강될때마다 라지펌프를 동작시키게 되므로 필요 이상으로 전력을 낭비하게 되는 결함이 있었다.
따라서, 본 발명이 이루고자하는 기술적 과제는 데이터 리드동작이 수행된 후 라이트 동작이 이루어질 때 워드라인의 전원단자 전압이 기존에 비해 조금 낮게 유지되도록 하고, 라이트 모드로 절환될 때 라지펌프를 구동시키는 반도체 메모리의 전원 제어회로를 제공함에 있다.
도 1은 종래기술에 의한 반도체 메모리의 로우방향으로의 억세스 블록도.
도 2의 (a)~(e) 도 1에서 메모리셀 어레이 억세스시 각 신호의 타이밍도.
도 3의 (a)~(e) 도 1에서 데이터 리드동작 후 라이트 동작이 이루어질 때 VPP의 변화를 보이기 위한 각 신호의 타이밍도.
도 4는 본 발명 반도체 메모리의 전원 제어회로에 대한 일실시 예시 블록도.
도 5의 (a)~(e) 도 4에서 데이터 리드동작 후 라이트 동작이 이루어질 때 VPP의 변화를 보이기 위한 각 신호의 타이밍도.
***도면의 주요 부분에 대한 부호의 설명***
40 : 라이트명령 검출기 41 : 라지펌프
42 : 미디엄펌프 43 : 스몰펌프
44 : 클램프 45 : 메모리셀 어레이
도 4는 본 발명의 목적을 달성하기 위한 반도체 메모리의 전원 제어회로의 일실시 예시 블록도로서 이에 도시한 바와 같이, 메모리셀 어레이(45)를 로우(row) 방향으로 억세스한 직후에 발생되는 라이트 명령(write command)을 검출하는 라이트명령 검출기(40)와; 메모리셀 어레이(45)를 로우 방향으로 억세스할 때 일정시간동안 동작하고, 상기 라이트명령 검출기(40)로 부터 라이트명령 검출신호가 입력될 때 동작하여 그 메모리셀 어레이(45)의 워드라인(WL)과 접속되는 전원단자(VPP)의 전압이 일정 레벨을 유지하도록하는 라지펌프(41)와; 액티브 또는 스탠바이 상태에 관계없이 상기 전원단자(VPP) 전압의 레벨이 일정치 이하로 떨어질 때 동작되어 그 전압 레벨을 일정치 이상으로 상승시키는 미디엄펌프(42)와; 액티브 또는 스탠바이 상태에 관계없이 동작하여 상기 전원단자(VPP)에 지속적으로 전하를 공급하는 스몰펌프(43)와; 상기 전원단자(VPP)의 전압이 일정치 이상으로 상승되는 것을 방지하기 위하여, 일정치 이상분의 전압을 컷오프하는 클램프(44)와; 외부로 부터 공급되는 스위칭제어신호(CS)에 따라 전원단자(VPP)의 전압을 상기 메모리셀 어레이(45)의 워드라인(WL)에 선택적으로 공급하는 엔모스트랜지스터(NM1)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 도 5를 참조하여 상세히 설명하면 다음과 같다.
메모리셀 어레이(45)를 로우 방향으로 억세스하는 동작원리는 종래 기술에서와 동일하다.
즉, 메모리셀 어레이(45)의 리드모드에서, 스위칭제어신호(CS)가 "하이"로 공급되어 엔모스트랜지스터(NM1)가 온되고, 이로인하여 전원단자(VPP)의 전압이 그 엔모스트랜지스터(NM1)를 통해 워드라인(WL)에 공급되므로 엔모스트랜지스터(NM2)가 온된다. 이에 따라 데이터 기록용 콘덴서(C1)에 저장된 데이터가 그 엔모스트랜지스터(NM2)를 통해 비트라인(BL)으로 출력된다.
라이트모드에서, 스위칭제어신호(CS)가 "하이"로 공급되면 이에 의해 상기와 같은 과정을 통해 엔모스트랜지스터(NM2)가 온되므로 비트라인(BL)을 통해 공급되는 데이터가 그 엔모스트랜지스터(NM2)를 통해 데이터 기록용 콘덴서(C1)에 저장된다.
또한, 미디엄펌프(42), 스몰펌프(43) 및 클램프(44)의 동작원리도 종래의 기술에서와 동일하다.
그러나, 상기 전원단자(VPP)의 전압을 일정한 레벨로 유지함에 있어서, 도 5의 (e)에서와 같이, 종래와 같이 Vdd+Vth 레벨로 유지하지 않고 그보다 낮은 레벨로 유지되게 하였다.
이것이 가능하게 되는 이유는 로우 방향으로 억세스되고, 데이터의 재저장(restore)이 이루어진 이후에는 전원단자(VPP) 전압을 Vdd+Vth 레벨로 유지할 필요가 없고 단지, RAS 신호가 입력된 이후에 입력되는 프리차지신호에 대해 주어진 스펙(Spec) 내에 정해진 전압 레벨로 상승시킬 수 있을 정도의 전압 레벨이면 무방하다는 것에 근거를 두고 있다.
이후, 즉, 로우 방향으로 억세스한 후 라이트 동작이 시작되면 라이트명령 검출기(40)를 통해 라이트명령을 검출하여 라지펌프(41)를 동작시킨다. 이에 의해 워드라인(WL)의 구동전압이 충분히 상승되므로 셀 데이터 라이트 동작의 지연시간을 줄일 수 있게 된다.
즉, 라지펌프(41)를 로우 방향으로 억세스시에만 동작시키는 것이 아니라 로우 방향으로 억세스한 후 계속되는 라이트 동작시에도 동작시킴으로써 그 라지펌프(41)의 사용 빈도를 많이 줄일 수 있게 된다.
이상에서 상세히 설명한 바와 같이, 본 발명은 메모리셀 어레이의 워드라인에 구동전압을 공급하는 전원단자 전압이 기존보다 조금 낮게 유지되게 함으로써 액티브 전류를 절감할 수 있는효과가 있고, 데이터 라이트 동작을 수행한 후 로우 방향으로의 억세스를 위해 워드라인을 프리차지시키기 위해 필요로 하는 시간의 마진폭이 늘어나는 효과가 있으며, 이와 같은 이유로 인하여 보다 오랫동안 전압을 유지할 수 있게 되므로 리플레쉬 특성이 향상되는 효과가 있다.

Claims (2)

  1. 메모리셀 어레이(45)를 로우(row) 방향으로 억세스한 직후에 발생되는 라이트 명령을 검출하는 라이트명령 검출기(40)와; 메모리셀 어레이(45)를 로우 방향으로 억세스할 때 일정시간동안 동작하고, 상기 라이트명령 검출기(40)로 부터 라이트명령 검출신호가 입력될 때 동작하여 그 메모리셀 어레이(45)의 워드라인(WL)과 접속되는 전원단자(VPP)의 전압이 일정 레벨을 유지하도록하는 라지펌프(41)와; 액티브 또는 스탠바이 상태에 관계없이 상기 전원단자(VPP) 전압의 레벨이 일정치 이하로 떨어질 때 동작되어 그 전압 레벨을 일정치 이상으로 상승시키는 미디엄펌프(42)와; 액티브 또는 스탠바이 상태에 관계없이 동작하여 상기 전원단자(VPP)에 지속적으로 전하를 공급하는 스몰펌프(43)와; 상기 전원단자(VPP)의 전압이 일정치 이상으로 상승되는 것을 방지하기 위하여, 일정치 이상분의 전압을 컷오프하는 클램프(44)와; 외부로 부터 공급되는 스위칭제어신호(CS)에 따라 전원단자(VPP)의 전압을 상기 메모리셀 어레이(45)의 워드라인(WL)에 선택적으로 공급하는 엔모스트랜지스터(NM1)로 구성한 것을 특징으로 하는 반도체 메모리의 전원 제어회로.
  2. 제1항에 있어서, 라지펌프(41)에 의해 유지되는 전원단자(VPP)의 전압 레벨은, 워드라인(WL) 프리차지 명령이 입력될 때 그 전원단자(VPP)의 전압 레벨을 기 설정된 시간내에 목표 레벨로 상승시키는데 지장을 주지 않는 범위내의 전압 레벨임을 특징으로 하는 반도체 메모리의 전원 제어회로.
KR1019970050436A 1997-09-30 1997-09-30 반도체메모리의전원제어회로 KR100273232B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970050436A KR100273232B1 (ko) 1997-09-30 1997-09-30 반도체메모리의전원제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050436A KR100273232B1 (ko) 1997-09-30 1997-09-30 반도체메모리의전원제어회로

Publications (2)

Publication Number Publication Date
KR19990027905A KR19990027905A (ko) 1999-04-15
KR100273232B1 true KR100273232B1 (ko) 2000-12-15

Family

ID=19522046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050436A KR100273232B1 (ko) 1997-09-30 1997-09-30 반도체메모리의전원제어회로

Country Status (1)

Country Link
KR (1) KR100273232B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030067038A (ko) * 2002-02-06 2003-08-14 삼성전자주식회사 반도체장치의 차지펌프 회로 및 차지펌핑 방법

Also Published As

Publication number Publication date
KR19990027905A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
EP0173980B1 (en) Semiconductor integrated circuit device
US7872923B2 (en) Low voltage sensing scheme having reduced active power down standby current
JP3742191B2 (ja) 半導体集積回路装置
US5175450A (en) Apparatus for providing multi-level potentials at a sense node
US7023751B2 (en) Method and circuit for reducing DRAM refresh power by reducing access transistor sub threshold leakage
KR100562654B1 (ko) 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자
US6809986B2 (en) System and method for negative word line driver circuit
KR100266117B1 (ko) 반도체 기억장치
JP4043142B2 (ja) メモリデバイス
US7301848B2 (en) Apparatus and method for supplying power in semiconductor device
US6535443B1 (en) Reduction of standby current
US4914631A (en) Pull up circuit for sense lines in a semiconductor memory
US7577045B2 (en) Semiconductor memory device
KR100378690B1 (ko) 대기전류를감소시킨반도체메모리용고전원발생장치
US4924442A (en) Pull up circuit for digit lines in a semiconductor memory
KR100273232B1 (ko) 반도체메모리의전원제어회로
KR100576924B1 (ko) 고전압 발생 회로
KR100418578B1 (ko) 반도체 메모리 장치의 비트라인 감지증폭기 제어회로
KR20040051743A (ko) 백바이어스 전압 제어 장치
KR20040048028A (ko) 리프레시 동작시 전원 안정화 장치 및 방법
KR20010061380A (ko) 비트라인 센스앰프 구동 제어장치
KR0164392B1 (ko) 반도체 메모리장치의 비트라인 등화제어회로
JPH0628856A (ja) 半導体記憶装置
JP2635998B2 (ja) 半導体記憶装置
JPH1145579A (ja) 半導体記憶装置のデータ書き込み方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee