KR970004335A - 논리 레벨 천이기 - Google Patents
논리 레벨 천이기 Download PDFInfo
- Publication number
- KR970004335A KR970004335A KR1019950015229A KR19950015229A KR970004335A KR 970004335 A KR970004335 A KR 970004335A KR 1019950015229 A KR1019950015229 A KR 1019950015229A KR 19950015229 A KR19950015229 A KR 19950015229A KR 970004335 A KR970004335 A KR 970004335A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- transistor
- terminal
- input signal
- gate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속하는 기술 분야
반도체 메모리 장치내의 논리레벨 천이기에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
속도지연의 원인을 제거하여 빠른 속도를 가지는 논리레벨 천이기를 제공한다.
3. 발명의 해결방법의 요지
고전압을 채널에 의해 패스 또는 차단되는 제1제어수단과, 상기 제1제어수단에 의해 출력을 반전시켜 차아지 시킨 뒤 차아지의 패스를 차단시키기 위한 제2제어수단과, 제1전압을 반전시킨 뒤 상기 제1수단에 의한 출력을 방전 또는 차단시키기 위한 제3제어수단과, 제1전압에 의해 상기 차아지를 방전 또는 차단시키기 위한 제4제어수단을 구비한다.
4. 발명의 중요한 용도
빠른 속도를 요구하는 반도체 메모리 장치에 적합하게 사용된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 논리레벨 천이기를 나타낸 회로도.
Claims (6)
- 반도체 메모리의 논리레벨 천이회로에 있어서; 제1레벨의 전압을 소오스단자로 수신하는 풀-업 트랜지스터의 드레인단자와 풀-다운 트랜지스터의 드레인단자간에 형성된 출력단에 입력단이 연결되며, 상기 제1레벨의 전압에 따라 상기 출력단의 전압레벨을 반전하는 제1인버어터와; 상기 풀-업 트랜지스터의 게이트에 출력노드가 연결되며, 상기 제1인버어터의 출력전압에 응답하여 입력신호를 충전하기 위한 충전수단과; 상기 입력신호를 반전하여 상기 충전수단의 입력단 및 상기 풀-다운 트랜지스터의 게이트에 제공하는 제2인버어터와; 상기 입력신호에 응답하여 상기 충전수단에 저장된 상기 입력신호의 차아지를 방전시키는 방전수단을 가짐을 특징으로 하는 논리레벨 천이회로.
- 제1항에 있어서; 상기 충전수단은, 상기 제2인버어터의 출력에 소오스단자가 연결되고 상기 제1인버어터의 출력전압을 게이트단자로 수신하는 경로 차단용 트랜지스터와, 상기 경로 차단용 트랜지스터의 드레인 단자와 상기 풀-업 트랜지스터의 게이트사이에 연결된 충전용 트랜지스터로 구성됨을 특징으로 하는 논리레벨 천이회로.
- 제1항에 있어서, 상기 방전수다은 상기 입력신호를 게이트단자로 수신하고, 드레인단자가 상기 풀-업 트랜지스터의 게이트에 연결되고 소오스단자가 접지전압에 연결된 엔모오스 트랜지스터임을 특징으로 하는 논리레벨 천이회로.
- 제1항에 있어서, 상기 제1레벨의 전압은 전원전압보다 높은 전압임을 특징으로 하는 논리레벨 천이회로.
- 제2항에 있어서, 상기 방전수단은 상기 입력신호를 게이트단자로 수신하고, 드레인단자가 상기 풀-업 트랜지스터의 게이트에 연결되고 소오스단자가 접지전압에 연결된 엔모오스 트랜지스터임을 특징으로 하는 논리레벨 천이회로.
- 제5항에 있어서, 상기 제1레벨의 전압은 전원전압보다 높은 전압임을 특징으로 하는 논리레벨 천이회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015229A KR0152352B1 (ko) | 1995-06-09 | 1995-06-09 | 논리 레벨 천이기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015229A KR0152352B1 (ko) | 1995-06-09 | 1995-06-09 | 논리 레벨 천이기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970004335A true KR970004335A (ko) | 1997-01-29 |
| KR0152352B1 KR0152352B1 (ko) | 1998-12-15 |
Family
ID=19416778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950015229A KR0152352B1 (ko) | 1995-06-09 | 1995-06-09 | 논리 레벨 천이기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0152352B1 (ko) |
-
1995
- 1995-06-09 KR KR1019950015229A patent/KR0152352B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0152352B1 (ko) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960027327A (ko) | 전하 누설을 감소시킨 동적논리회로 | |
| KR930003540A (ko) | 노이즈가 억제되는 데이타 출력 버퍼 | |
| KR900005455A (ko) | 레벨 변환 기능을 갖는 출력버퍼회로 | |
| US5949721A (en) | Data output related circuit which is suitable for semiconductor memory device for high -speed operation | |
| KR960027337A (ko) | 출력신호레벨이 개선된 정논리회로 | |
| KR970051206A (ko) | 저전력용 센스앰프회로 | |
| KR940017201A (ko) | 데이타 출력 버퍼 | |
| KR19980039608A (ko) | 레벨 시프터(level shifter) | |
| KR970055474A (ko) | 프리차지회로를 내장한 씨모스(cmos) 출력회로 | |
| KR970013732A (ko) | 멀티파워를 사용하는 데이타 출력버퍼 | |
| KR940003179A (ko) | 데이터 아웃 버퍼 회로 | |
| KR970022759A (ko) | 메모리의 어드레스 천이 검출회로 | |
| US6320443B1 (en) | RC delay time stabilizing circuit | |
| KR940020690A (ko) | 저전력소모 및 고속 노아게이트 집적회로 | |
| KR970004335A (ko) | 논리 레벨 천이기 | |
| KR100422821B1 (ko) | 출력 버퍼 장치 | |
| KR950015377A (ko) | 어드레스 천이 검출회로 | |
| KR100279077B1 (ko) | 반도체장치의승압전압발생기 | |
| US5532622A (en) | Multi-input transition detector with a single delay | |
| KR970004057B1 (ko) | 입력버퍼 | |
| KR0179776B1 (ko) | 워드라인 구동장치 | |
| KR100253347B1 (ko) | 출력버퍼회로 | |
| KR100374547B1 (ko) | 데이타출력버퍼회로 | |
| KR970013802A (ko) | 출력 버퍼 회로 | |
| KR970051215A (ko) | 반도체 메모리 장치의 펄스발생 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050506 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |