KR960027327A - 전하 누설을 감소시킨 동적논리회로 - Google Patents

전하 누설을 감소시킨 동적논리회로 Download PDF

Info

Publication number
KR960027327A
KR960027327A KR1019950050301A KR19950050301A KR960027327A KR 960027327 A KR960027327 A KR 960027327A KR 1019950050301 A KR1019950050301 A KR 1019950050301A KR 19950050301 A KR19950050301 A KR 19950050301A KR 960027327 A KR960027327 A KR 960027327A
Authority
KR
South Korea
Prior art keywords
node
precharge
voltage
discharge
circuit
Prior art date
Application number
KR1019950050301A
Other languages
English (en)
Inventor
폴 드수자 고프리
Original Assignee
리 패치
선 마이크로시스템즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리 패치, 선 마이크로시스템즈 인코포레이티드 filed Critical 리 패치
Publication of KR960027327A publication Critical patent/KR960027327A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 하나의 P형 MOSFET, 다수의 N형 MOSFETs 및 하나의 정적 CMOSFET 인버터 회로를 포함하는 동적 상보형 MOSFET 논리회로를 구비하는 전하 누설을 감소시킨 동적논리회로에 관한 것이다. 낮은 클럭신호에 응답하여, P형 MOSFET는 켜지고 노드전압을 예비충전하기 위해서 예비충전하기 위해 예비충전노드에 충전한다. 약간의 N형 MOSFET는 들어오는 논리신호를 논리적으로 처리하기 위한 논리회로를 형성하기 위해 서로 연결되고 그에 따라 예비충전노드로부터 전하를 위한 유도 경로를 선택적으로 제공한다. 높은 클럭신호에 응답하여, 다른 N형 MOSFET가 켜지고 논리회로와 함께 방전되는 노드전압에 논리회로 유도경로를 거쳐 예비충전노드를 조건부로 방전한다. 방전되는 노드전압의 값은 예비충전되는 노드전압과 회로기준 노드전압의 중간이다(예를 들면, VSS=0). 상기 인버터 회로는 예비충전되는 노드전압과 방전되는 노드전압을 인버트하고 버퍼한다. 한 실시예에서, N형 방전 MOSFET와 기준노드 사이에 연결된 바이어스전압 공급원은, 예비충전되는 노드전압과 회로기준 노드전압의 중간인 바이어스전압을 공급하고, 방전되는 노드전압은 바이어스전압과 거의 같다. 다른 실시예에서, 풀업 MOSFET는 예비충전되는 노드전압과 회로기준 노드전압의 중간인 풀업 전압을 선택적으로 공급하기 위해서 방전 MOSFET에 연결되고, 방전되는 노드 전압은 풀업 전압과 거의 같은 것을 특징으로 한다.

Description

전하 누설을 감소시킨 동적논리회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 동적논리회로의 개략도, 제1(A)도는 제1도의 회로의 예시적인 전압공급원의 개략도, 제3도는 본 발명의 제2실시예에 따른 동적논리회로의 개략도, 제3(A), 3(B) 및 3(C)도는 제3도의 회로에 적합하게 사용되는 예시적인 풀업 트랜지스터의 개략도.

Claims (34)

  1. 기준전압을 갖는 기준노드; 복수의 전하를 수신하고 그와 관련되는 예비충전전압을 갖는 예비충전상태로 예비충전하고 또 상기 복수의 전하를 출력하고 그와 관련되는 방전전압을 갖는 방전상태로 방전하기 위한 예비충전노드; 상기 복수의 전하를 상기 예비충전노드에 선택적으로 공급하기 위해서, 상기 예비충전노드에 연결되는 예비충전회로; 논리신호를 수신하고 그에 따라 상기 예비충전노드로부터 출력된 상기 복수의 전하를 위한 유도경로를 제공하기 위해서, 연결되는 예비충전회로; 상기 예비충전노드에 연결되는 논리회로; 및 상기 논리회로 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 선택적으로 방전하기 위해서, 상기 논리회로와 상기 기준노드에 연결되는 방전회로를 구비하고; 상기 방전전압은 상기 예비충전전압과 기준전압의 중간인 것을 특징으로 하는 전하 누설을 감소시킨 동적논리회로를 포함하는 장치.
  2. 제1항에 있어서, 상기 예비충전회로는 제1클럭신호상태 동안에 상기 예비충전노드에 상기 복수의 전하를 제공하며 상기 방전회로는 제2클럭신호상태 동안에 상기 논리회로 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 방전하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 방전회로는 복수의 클럭신호상태 중의 하나 동안에 선택적으로 역 바이어스되는 것을 특징으로 하는 장치.
  4. 제1항에 있어서, 상기 예비충전회로는 P형 MOSFET를 구비하는 것을 특징으로 하는 장치.
  5. 제1항에 있어서, 상기 논리회로는 상기 논리신호를 논리적으로 처리하기 위한 최소한 하나의 N형 MOSFET를 구비하는 것을 특징으로 하는 장치.
  6. 제1항에 있어서, 상기 방전회로는 상기 예비충전전압과 기준전압의 중간인 바이어스전압을 공급하기 위해서, 상기 기준노드에 연결되는 바이어스전압 공급원; 및 상기 바이어스전압을 수신하여 상기 논리회로 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 바이어스전압 공급원을 거쳐 상기 기준노드에 선택적으로 방전하기 위해서, 상기 논리회로와 상기 바이어스전압 공급원에 연결되는 방전 트랜지스터를 구비하고; 상기 방전전압은 상기 바이어스전압과 거의 같은 것을 특징으로 하는 장치
  7. 제1항에 있어서, 상기 방전회로는 풀업 전압을 수신하여 상기 논리회로 유동경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 선택적으로 방전하기 위해서, 상기 논리회로와 상기 기준노드에 연결되는 방전 트랜지스터; 및 상기 풀업 전압을 공급하기 위해서 상기 방전 트랜지스터와 연결되는 풀업 트랜지스터를 구비하는 것을 특징으로 하는 장치.
  8. 제1항에 있어서, 버퍼된 출력신호를 공급하기 위한 상기 예비충전전압과 방전전압을 버퍼하기 위해서, 상기 예비충전노드에 연결되는 인버터를 더 구비하는 것을 특징으로 하는 장치.
  9. 제8항에 있어서, 상기 방전회로는 풀업 전압을 수신하여 상기 논리회로 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 선택적으로 방전하기 위해서, 상기 논리회로와 상기 기준노드에 연결되는 방전 트랜지스터; 및 상기 버퍼된 출력신호를 수신하고 그에 따라 상기 풀업 전압을 공급하기 위해서, 상기 방전 트랜지스터와 상기 인버터에 연결되는 풀업 트랜지스터를 구비하는 것을 특징으로 하는 장치.
  10. 제1항에 있어서, 상기 동적논리회로가 집적화된 집적회로를 더 구비하는 것을 특징으로 하는 장치.
  11. 제1항에 있어서, 상기 동적논리회로가 구현되는 켬퓨터를 더 구비하는 것을 특징으로 하는 장치.
  12. 기준전압을 갖는 기준노드를 제공하고 ; 복수의 전하를 수신하고 그와 관련되는 예비충전전압을 갖는 예비충전상태로 예비충전하고 또 상기 복수의 전하를 출력하고 그와 관련되는 방전전압을 갖는 방전상태로 방전하기 위한 예비충전노드를 제공하고; 상기 복수의 전하를 상기 예비충전노드에 선택적으로 공급하기 위해서, 상기 예비충전노드에 연결되는 예비충전회로를 제공하고 ; 논리신호를 수신하고 그에 따라 상기 예비충전노드로부터 출력된 상기 복수의 전하를 위한 유도경로를 제공하기 위해서, 상기 예비충전노드에 연결되는 논리회로를 제공하는 단계; 및 상기 논리회로 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 선택적으로 방전하기 위해서, 상기 논리회로와 상기 기준노드에 연결되는 방전회로를 제공하는 단계로 구성되며; 상기 방전전압은 상기 예비충전전압과 기준전압의 중간인 것을 특징으로 하는 전하 누설을 감소시킨 동적논리회로를 포함하는 장치를 제조하는 방법.
  13. 제12항에 있어서, 상기 예비충전회로를 공급하는 단계는; 제1클럭신호상태 동안에 상기 예비충전노드에 상기 복수의 전하를 제공하는 예비충전회로를 제공하는 단계를 포함하고; 상기 방전회로를 공급하는 단계는, 제2클럭신호상태 동안에 상기 논리회로 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 방전하는 방전회로를 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 제12항에 있어서, 상기 방전회로를 공급하는 단계는 복수의 클럭신호상태 중 하나일 동안 선택적으로 역 바이어스되는 방전회로를 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제12항에 있어서, 상기 예비충전회로를 제공하는 단계는 P형 MOSFET를 제공하는 것을 특징으로 하는 방법.
  16. 제12항에 있어서, 상기 논리회로를 공급하는 단계는 상기 논리신호를 논리적으로 처리하기 위한 최소한 하나의 N형 MOSFET를 공급하는 것을 특징으로 하는 방법.
  17. 제12항에 있어서, 상기 방전회로를 공급하는 단계는, 상기 예비충전전압과 기준전압의 중간인 바이어스전압을 출력하기 위해서, 상기 기준노드에 연결되는 바이어스전압 공급원을 제공하는 단계; 및 상기 바이어스 전압을 수신하여 상기 논리회로 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 바이어스전압 공급원을 거쳐 상기 기준노드에 선택적으로 방전하기 위해서, 상기 논리회로와 상기 바이어스전압 공급원에 연결되는 방전 트랜지스터를 제공하는 단계로 구성되고; 상기 방전전압은 상기 바이어스전압과 거의 같은 것을 특징으로 하는 방법.
  18. 제12항에 있어서, 상기 방전회로를 공급하는 단계는, 풀업 전압을 수신하여 상기 논리회로 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 선택적으로 방전하기 위해서, 상기 논리회로와 상기 기준노드에 연결되는 방전 트랜지스터를 제공하는 단계; 및 상기 풀업 전압을 출력하기 이해서 상기 방전 트랜지스터에 연결되는 풀업 트랜지스터를 제공하는 단계를 구비하는 것을 특징으로 하는 방법.
  19. 제12항에 있어서, 버퍼된 출력신호를 공급하기 위한 상기 예비충전전압과 방전전압을 버퍼하기 위해서, 상기 예비충전노드에 연결되는 인버터를 더 공급하는 단계를 구비하는 것을 특징으로 하는 방법.
  20. 제19항에 있어서, 상기 방전회로를 공급하는 단계는 풀업 전압을 수신하여 상기 논리회로 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 선택적으로 방전하기 위해서, 상기 논리회로와 상기 기준노드에 연결되는 방전 트랜지스터를 제공하는 단계; 및 상기 버퍼된 출력신호를 수신하고 그에 따라 상기 풀업 전압을 공급하기 위해서, 상기 방전 트랜지스터와 상기 인버터에 연결되는 풀업 트랜지스터를 공급하는 단계를 더 구비하는 것을 특징으로 하는 방법.
  21. 제12항에 있어서, 상기 동적논리회로가 집적화된 접적회로를 공급하는 단계를 더 구비하는 것을 특징으로 하는 방법.
  22. 제12항에 있어서, 상기 동적논리회로가 구현되는 컴퓨터를 제공하는 단계를 더 구비하는 것을 특징으로 하는 방법.
  23. 기준전압을 갖는 기준노드를 확정하고; 관련 예비충전전압을 갖는 예비충전상태로 하기 위해서 예비충전노드를 복수의 전하를 예비충전하고; 논리신호를 수신하고 그에 따라 유도경로를 제공하고; 상기 유도경로를 거쳐 상기 예비충전노드로부터 상기 복수의 전하를 출력하며 관련 방전전압을 갖는 방전상태로 상기 예비충전노드를 방전하고; 및 상기 유도경로를 거쳐 상기 예비충전노드로부터 출력되는 상기 복수의 전하를 상기 기준노드로 선택적으로 방전하는 단계로 구성되며; 상기 방전전압은 상기 예비충전전압과 기준전압의 중간인 것을 특징으로 하는 전하 누설을 감소시킨 논리신호를 동적, 논리적으로 처리하는 방법.
  24. 제23항에 있어서, 관련 예비충전전압을 갖는 예비충전상태로 하기 위해서 복수의 전하로 예비충전노드를 예비충전하는 단계는, 제1클럭신호상태 동안에 상기 예비충전노드를 예비충전하는 단계; 및 상기 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 선택적으로 방전하는 단계는 제2클럭신호 상태 동안에 상기 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 방전하는 단계로 구성되는 것을 특징으로 하는 방법.
  25. 제23항에 있어서, 상기 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 선택적으로 방전하는 단계는, 복수의 클럭신호상태 중 하나일 동안 방전회로를 선택적으로 역 바이어스 하는 것을 특징으로 하는 방법.
  26. 제23항에 있어서, 관련 예비충전전압을 갖는 예비충전상태로 하기 위해서 복수의 전하로 예비충전노드를 예비충전하는 단계는, P형 MOSFET로 상기 예비충 전노드를 예비충전하는 단계를 구비하는 것을 특징으로 하는 방법.
  27. 제23항에 있어서, 상기 논리신호를 수신하고 그에 따른 유도경로를 공급하는 단계, 최소한 하나의 N형 MOSFET로 상기 논리회로를 수신하여 논리적으로 처리하고 그에 따라 상기 유도경로를 제공하는 단계를 구비하는 것을 특징으로 하는 방법.
  28. 제23항에 있어서, 상기 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 선택적으로 방전하는 단계는, 상기 예비충전전압과 기준전압의 중간인 바이어스전압을 수신하고 그에 따라 상기 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 바이어스전압 공급원을 거쳐 상기 기준노드에 선택적으로 방전하는 단계를 구비하며, 상기 방전전압은 상기 바이어스전압과 거의 같은 것을 특징으로 하는 방법.
  29. 제23항에 있어서, 상기 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 선택적으로 방전하는 단계는, 풀업 트랜지스터를 거쳐서 풀업 전압을 수신하여 상기 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 선택적으로 방전하는 단계를 구비하는 것을 특징으로 하는 방법.
  30. 제23항에 있어서, 버퍼된 출력신호를 공급하기 위해서 상기 예비충전노드로부터 상기 예비충전전압과 방전전압을 수신하여 인버트하는 단계를 구비하는 것을 특징으로 하는 방법.
  31. 제30항에 있어서, 상기 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 선택적으로 방전하는 단계는; 상기 버퍼된 출력신호를 수신하여 그에 따라 풀업 트랜지스터를 거쳐서 풀업 전압을 수신하여 상기 유도경로를 거쳐 상기 예비충전노드로부터 출력된 상기 복수의 전하를 상기 기준노드에 선택적으로 방전하는 단계를 구비하는 것을 특징으로 하는 방법.
  32. 제23항에 있어서, 전하 누설을 감소시키고 예비충전노드로 논리신호를 동적, 논리적으로 처리하는 방법의 단계는 집적회로내에서 실행되는 것을 특징으로 하는 방법.
  33. 제23항에 있어서, 전하 누설을 감소시키고 예비충전노드로 논리신호를 동적, 논리적으로 처리하는 방법의 단계는 컴퓨터내에서 실행되는 것을 특징으로 하는 방법.
  34. 논리회로가 3.5볼트 이하의 전원전압으로 동작하는 복수의 낮은 전력 MOS장치를 구비하는 것을 특징으로 하는 전하 누설을 감소시킨 동적 논리회로를 포함하는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950050301A 1994-12-16 1995-12-15 전하 누설을 감소시킨 동적논리회로 KR960027327A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/357,033 1994-12-16
US08/357,033 US5483181A (en) 1994-12-16 1994-12-16 Dynamic logic circuit with reduced charge leakage

Publications (1)

Publication Number Publication Date
KR960027327A true KR960027327A (ko) 1996-07-22

Family

ID=23404020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050301A KR960027327A (ko) 1994-12-16 1995-12-15 전하 누설을 감소시킨 동적논리회로

Country Status (3)

Country Link
US (1) US5483181A (ko)
JP (1) JPH08237108A (ko)
KR (1) KR960027327A (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541536A (en) * 1995-03-01 1996-07-30 Sun Microsystems, Inc. Rubberband logic
US5650733A (en) * 1995-10-24 1997-07-22 International Business Machines Corporation Dynamic CMOS circuits with noise immunity
US5880968A (en) * 1995-12-29 1999-03-09 Intel Corporation Method and apparatus for reducing power usage within a domino logic unit
US5886540A (en) * 1996-05-31 1999-03-23 Hewlett-Packard Company Evaluation phase expansion for dynamic logic circuits
US5831451A (en) * 1996-07-19 1998-11-03 Texas Instruments Incorporated Dynamic logic circuits using transistors having differing threshold voltages
US5892372A (en) * 1997-01-27 1999-04-06 International Business Machines Corporation Creating inversions in ripple domino logic
US6667637B1 (en) 1997-03-25 2003-12-23 International Business Machines Corporation Dynamic logic circuit with beta controllable noise margin
US6005417A (en) * 1997-06-30 1999-12-21 Intel Corporation Method and apparatus for reducing power consumption in a domino logic by reducing unnecessary toggles
US6111434A (en) * 1997-07-21 2000-08-29 International Business Machines Corporation Circuit having anti-charge share characteristics and method therefore
US6049231A (en) * 1997-07-21 2000-04-11 Texas Instruments Incorporated Dynamic multiplexer circuits, systems, and methods having three signal inversions from input to output
US5982702A (en) * 1997-09-25 1999-11-09 Texas Instruments Incorporated Dynamic logic memory addressing circuits, systems, and methods with predecoders providing data and precharge control to decoders
US6009037A (en) * 1997-09-25 1999-12-28 Texas Instruments Incorporated Dynamic logic memory addressing circuits, systems, and methods with reduced capacitively loaded predecoders
US6021087A (en) * 1997-09-25 2000-02-01 Texas Instruments Incorporated Dynamic logic memory addressing circuits, systems, and methods with decoder fan out greater than 2:1
US5926038A (en) * 1997-11-10 1999-07-20 The United States Of America As Represented By The Secretary Of The Navy Two-phase dynamic logic circuits for gallium arsenide complementary HIGFET fabrication
US6124735A (en) * 1997-12-11 2000-09-26 Intrinsity, Inc. Method and apparatus for a N-nary logic circuit using capacitance isolation
US6617892B2 (en) 1998-09-18 2003-09-09 Intel Corporation Single ended interconnect systems
US6204696B1 (en) 1998-09-22 2001-03-20 Intel Corporation Domino circuits with high performance and high noise immunity
US6150834A (en) * 1998-11-12 2000-11-21 International Business Machines Corporation Elimination of SOI parasitic bipolar effect
US6225826B1 (en) 1998-12-23 2001-05-01 Intel Corporation Single ended domino compatible dual function generator circuits
US6094072A (en) * 1999-03-16 2000-07-25 International Business Machines Corporation Methods and apparatus for bipolar elimination in silicon-on-insulator (SOI) domino circuits
US6137319A (en) * 1999-04-30 2000-10-24 Intel Corporation Reference-free single ended clocked sense amplifier circuit
US6163173A (en) * 1999-05-05 2000-12-19 International Business Machines Corporation Method and apparatus for implementing adjustable logic threshold in dynamic circuits for maximizing circuit performance
US6271713B1 (en) 1999-05-14 2001-08-07 Intel Corporation Dynamic threshold source follower voltage driver circuit
US6346831B1 (en) 1999-09-28 2002-02-12 Intel Corporation Noise tolerant wide-fanin domino circuits
US6571269B1 (en) 1999-12-30 2003-05-27 Intel Corporation Noise-tolerant digital adder circuit and method
US6420905B1 (en) 2000-09-07 2002-07-16 John Haven Davis Vented CMOS dynamic logic system
US6624686B1 (en) * 2002-07-26 2003-09-23 Hewlett-Packard Development Company, L.P. Method and apparatus for saving power in dynamic circuits
US7088143B2 (en) * 2003-05-22 2006-08-08 The Regents Of The University Of Michigan Dynamic circuits having improved noise tolerance and method for designing same
JP4791195B2 (ja) * 2006-01-30 2011-10-12 パナソニック株式会社 ダイナミック回路
CN104967432B (zh) * 2015-06-25 2017-12-22 合肥格易集成电路有限公司 一种反相器电路和输入信号取反的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330722A (en) * 1980-08-18 1982-05-18 Bell Telephone Laboratories, Incorporated Clocked IGFET logic circuit
FR2596595B1 (fr) * 1986-03-28 1988-05-13 Radiotechnique Compelec Porte logique mos du type domino
US5015882A (en) * 1986-09-03 1991-05-14 Texas Instruments Incorporated Compound domino CMOS circuit
US5208489A (en) * 1986-09-03 1993-05-04 Texas Instruments Incorporated Multiple compound domino logic circuit
US4797580A (en) * 1987-10-29 1989-01-10 Northern Telecom Limited Current-mirror-biased pre-charged logic circuit

Also Published As

Publication number Publication date
JPH08237108A (ja) 1996-09-13
US5483181A (en) 1996-01-09

Similar Documents

Publication Publication Date Title
KR960027327A (ko) 전하 누설을 감소시킨 동적논리회로
US5708608A (en) High-speed and low-noise output buffer
US4831285A (en) Self precharging static programmable logic array
KR960027335A (ko) 누설전하를 감소시킨 동적, 클럭 인버터 래치
US4291242A (en) Driver circuit for use in an output buffer
US6133759A (en) Decoupled reset dynamic logic circuit
KR960027337A (ko) 출력신호레벨이 개선된 정논리회로
KR20170043995A (ko) 저전력 고속 집적 클럭 게이팅 셀
KR900001042A (ko) Cmos 인버터를 구비한 반도체 집적회로
KR970051206A (ko) 저전력용 센스앰프회로
US6522171B2 (en) Method of reducing sub-threshold leakage in circuits during standby mode
US6094072A (en) Methods and apparatus for bipolar elimination in silicon-on-insulator (SOI) domino circuits
KR970013732A (ko) 멀티파워를 사용하는 데이타 출력버퍼
KR0141940B1 (ko) 반도체 메모리장치의 비중첩신호 발생회로
US6459299B1 (en) Tristate buffer
US20020075038A1 (en) Active leakage control technique for high performance dynamic circuits
US6069498A (en) Clock generator for CMOS circuits with dynamic registers
KR890007503A (ko) 반도체집적회로
US5717355A (en) Method and apparatus with active feedback for shifting the voltage level of a signal
US4636657A (en) High speed CMOS clock generator
KR960003101A (ko) 단일 전원 차동 회로
US5761107A (en) Method and apparatus for improving the speed of a logic circuit
US5619153A (en) Fast swing-limited pullup circuit
US6337584B1 (en) Method and apparatus for reducing bipolar current effects in silicon-on-insulator (SOI) dynamic logic circuits
KR100239410B1 (ko) 데이타 버스 프리차지 회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid