KR970003992A - 반도체소자 - Google Patents
반도체소자 Download PDFInfo
- Publication number
- KR970003992A KR970003992A KR1019950018891A KR19950018891A KR970003992A KR 970003992 A KR970003992 A KR 970003992A KR 1019950018891 A KR1019950018891 A KR 1019950018891A KR 19950018891 A KR19950018891 A KR 19950018891A KR 970003992 A KR970003992 A KR 970003992A
- Authority
- KR
- South Korea
- Prior art keywords
- pitches
- unit
- semiconductor device
- pitch
- word lines
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 5
- 239000002184 metal Substances 0.000 claims abstract 2
- 239000011295 pitch Substances 0.000 claims 7
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 로우 디코드 프리차지 회로를 반도체 소자에 있어서, 셀 지역의 워드라인 16개를 하나의 단위 피치로 이용하고, 상기의 하나의 단위 피치에는 워드라인 4개를 하나의 작은 단위로 하는 첫번째, 두번째, 세번째, 네번째의 피치로 구분하고,상기 첫번째와 네번째의 피치에 각각 4개의 Tr을 배치하고, 두번째와 세번째의 단위 피치에 상기 Tr에서 인출되는 연결선 in1, out1, out2, in2, in3, out3, out4, in4를 메탈로 순차적으로 배치하는 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명에 의해 로우 디코드의 프리 차지 회로를 구성하기 위하여 Tr을 배치한 것과 연결 배선을 배치한 것을 도시한 레이 아웃도.
Claims (3)
- 로우 디코드 프리차지 회로를 갖는 반도체소자에 있어서, 셀 지역의 워드라인 16개를 하나의 단위 피치로 이용하고, 상기의 하나의 단위 피치에는 워드라인 4개를 하나의 작은 단위로 하는 첫번째, 두번째, 세번째, 네번째의 피치로 구분하고, 상기 첫번째와 네번째의 피치에 각각 4개의 Tr을 배치하고, 두번째와 세번째의 단위 피치에 상기 Tr에서 인출되는 연결선 in1, out1, out2, in2, in3, out3, out4, in4를 메탈로 순차적으로 배치하는 것을 특징으로 하는 반도체소자.
- 제1항에 있어서, 상기 첫번째와 네번째 피치에 형성되는 Tr1~Tr4는 하나의 액티브 영역에 구비되고, Tr1, Tr2는 각각의 게이트전극으로 구비되는 폴리1이 구비되고, Tr3와 Tr4는 게이트전극으로 폴리가 상호 연결되어 구비되는 것을 특징으로 하는 반도체소자.
- 제1항에 있어서, 상기 첫번째와 네번째의 피치에 각각 4개의 Tr은 두번째와 세번째 피치의 경계면을 중심으로 대칭 구조 형성되는 것을 특징으로 하는 반도체소자.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950018891A KR100335261B1 (ko) | 1995-06-30 | 1995-06-30 | 반도체소자 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950018891A KR100335261B1 (ko) | 1995-06-30 | 1995-06-30 | 반도체소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970003992A true KR970003992A (ko) | 1997-01-29 |
KR100335261B1 KR100335261B1 (ko) | 2002-10-31 |
Family
ID=37479761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950018891A KR100335261B1 (ko) | 1995-06-30 | 1995-06-30 | 반도체소자 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100335261B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200493800Y1 (ko) | 2021-03-12 | 2021-06-09 | 노경수 | 화환 받침대 |
-
1995
- 1995-06-30 KR KR1019950018891A patent/KR100335261B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100335261B1 (ko) | 2002-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920020515A (ko) | 반도체 판독전용메모리 | |
KR920006988A (ko) | 불휘발성 반도체메모리 | |
KR890002886A (ko) | 반도체 기억장치 | |
KR960025729A (ko) | 반도체 기억 장치 | |
KR910013266A (ko) | 반도체 메모리 어레이의 구성방법 | |
KR840003146A (ko) | 다이나믹(Dynamic) RAM 집적회로 장치 | |
KR910003663A (ko) | 다이나믹형 반도체메모리장치 | |
KR880003415A (ko) | 반도체 집적 회로 | |
KR950030163A (ko) | 반도체 메모리 디바이스 | |
KR960030408A (ko) | 반도체 기억장치 | |
KR910013262A (ko) | 반도체 메모리 어레이의 워드라인 배열방법 | |
KR970051163A (ko) | 반도체 메모리장치 | |
KR920017101A (ko) | 반도체 메모리 장치의 워드라인 드라이버단 배치방법 | |
KR970003992A (ko) | 반도체소자 | |
KR860004408A (ko) | 반도체 메모리 장치 | |
KR960009150A (ko) | 반도체 메모리소자 | |
KR970053805A (ko) | 반도체 메모리 장치의 파워라인 배치방법 | |
KR930006951A (ko) | 마스크 리드 온리 메모리 | |
KR970008173A (ko) | 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치 | |
KR860007666A (ko) | 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치 | |
KR870002590A (ko) | 상보형 반도체 메모리장치 | |
KR960025798A (ko) | 반도체메모리소자의 메모리셀어레이의 배열방법 | |
KR960036055A (ko) | 반도체 메모리 | |
KR940001410A (ko) | 스태이틱형 램 | |
KR970051170A (ko) | 메모리 셀 어레이 및 그를 이용한 프로그램 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |