KR960704346A - 바이폴라 트랜지스터 제조방법(bipolar transistor process) - Google Patents

바이폴라 트랜지스터 제조방법(bipolar transistor process)

Info

Publication number
KR960704346A
KR960704346A KR1019960700968A KR19960700968A KR960704346A KR 960704346 A KR960704346 A KR 960704346A KR 1019960700968 A KR1019960700968 A KR 1019960700968A KR 19960700968 A KR19960700968 A KR 19960700968A KR 960704346 A KR960704346 A KR 960704346A
Authority
KR
South Korea
Prior art keywords
impurities
type
collector
impurity
diffusing
Prior art date
Application number
KR1019960700968A
Other languages
English (en)
Inventor
로버트 죠셉 스트레인
셀돈 아로노위츠
Original Assignee
존 엠. 클락 3세
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 엠. 클락 3세, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 엠. 클락 3세
Publication of KR960704346A publication Critical patent/KR960704346A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/123—Polycrystalline diffuse anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/144—Shallow diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

불순물의 직접적인 주입으로 인해, 바이폴라 반도체 디바이스의 활성 영역에 끼치는 손상을 억제하는 바이폴라 반도체 디바이스 제조방법 임의 재료(74)는 반도체 기판상에 선택적으로 데포지트 되는데, 상기 재료는, 실리콘 및 폴리실리콘과 같은 어떤 물질 상에서는 재료 형성이 일어나며, 실리콘 디옥사이드 및 실리콘 니트라이드와 같은 다른 물질 상에서는 재료 형성이 억제되는 특징을 지닌다. 불순물들은 상기 기판내로 보다는 상기 재료내에 주입된다. 그리고 나서, 급속 열어닐(RTA) 혹은 퍼너스 어닐(furnace anneal)과 같은 표준 공정에 의해 불순물들은 확성 역영내로 확산된다. 상기 재료는 일반적으로 게르마늄을 포함하여, 보통, 다결정 실리콘-게르마늄 합금이다. 불순물의 확산 깊이는 몇가지 파라미터들을 조작함으로서 매우 정확하게 제어될 수 있다. 상기 파라미터들은 재료의 두께, 불순주입물의 에너지, 불순 주입물의 밀도, 및 재료내의 게르마늄 농도를 포함한다. 상기 제조방법은 또한 결함없는 CMOS 및 BiCMOS 디바이스를 제공하는데 이용될 수 있다.

Description

바이폴라 트랜지스터 제조방법(BIPOLAR TRANSISTOR PROCESS)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 CMOS 디바이스의 제조에 있어서의 공정 단계들을 도시한 것이다.

Claims (17)

  1. 불순물의 직접적인 주입으로 인해, 베이스 , 에미터, 콜렉터 접점용으로 개구부들이 형성된 산화물층을 갖는 바이폴라 디바이스의 활성 영역에 끼치는 손상을 억제하는 바이폴라 디바이스 제조방법으로서, 산화물층의 개구부들내의 활성 영역상에 , 게르마늄을 포함하는 버퍼 재료를 선택적으로 데포지트하는 단계; 베이스 접점 개구부내에 형성된 버퍼 재료내로 제1도전 형태의 제1불순물을 주입하는 단계; 콜렉터와 에미터 접점 개구부들내에 형성된 버퍼 재료내로 제2도전 형태의 제2불순물을 주입하는 단계; 및 디바이스의 활성 영역들 내로 상기 불순물들을 확산시키는 단계;를 포함하는 바이폴라 디바이스 제조 방법.
  2. 제1항에 있어서, 버퍼 재료가 실리콘-게르마늄 합금을 포함하는 바이폴라 디바이스 제조방법.
  3. 제1항에 있어서, 불순물을 확산시키는 단계가 퍼너스 어닐(furnace anneal)공정의 실행을 포함하는 바이폴라 디바이스 제조방법.
  4. 제1항에 있어서, 불순물을 확산 시키는 단계가 급속 급속 열 어닐 공장의 실행을 포함하는 바이폴라 디바이스 제조방법.
  5. 제1항에 있어서, 확산 단계는 확산 깊이로 불순물이 확산되도록 하는데, 상기 확산 깊이는 복수의 파라미터에 의해 제어되며, 상기 파라미터는 버퍼 재료의 두께, 주입 불순물의 에너지, 주입불순물의 밀도, 및 버퍼 재료내의 게르마늄의 농도를 포함하는 것을 특징으로 하는 바이폴라 디바이스 제조 방법.
  6. 불순물의 직접적인 주입으로 인해 바이폴라 디바이스의 활성 영역에 끼치는 손상을 억제하는 바이폴라 디바이스 제조방법으로서, 디바이스상에 산화물층을 데포지트하는 단계; 베이스, 에미터, 콜렉터 접점용으로 개구부들을 산화물층에 에칭하는 단계 산화물층의 개구부내의 활성영역상에 실리콘-게르마늄 합금을 선택적으로 테포지트하는 단계; 베이스 접점 개구부에 형성된 버퍼 재료내로 제1도전 형태의 제1불순물을 주입하는 단계; 콜렉터와 에미터 접점 개구부들에 형성된 실리콘-게르마늄 합금내를 제2도전형태의 제2불순물을 주입하는 단계; 디바이스의 활성영역내로 제1 및 제2 불순물을 확산하는 단계; 및 버퍼 재료상에 접점들을 형성하는 단계;를 포함하는 바이폴라 디바이스 제조방법.
  7. 제 6항에 있어서, 불순물을 확산시키는 단계가 퍼스널 어닐 공정을 포함하는 바이폴라 디바이스 제조방법.
  8. 제6항에 있어서, 불순물을 확산시키는 단계가 급속 열 어닐 공정의 실행을 포함하는 바이폴라 디바이스 제조방법.
  9. 제6항에 있어서, 확산 단계는 확산 깊이로 불순물이 확산되도록 하는데, 상기 확산 깊이는 복수의 파라미터에 의해 제어되며, 상기 파라미터는 버퍼 재료의 두께, 주입 불순물의 에너지,주입불순물의 밀도, 및 버퍼재료내의 게르마늄의 농도를 포함하는 것을 특징으로 하는 바이폴라 디바이스 제조방법.
  10. 불순물의 직접적인 주입으로 인해 바이폴라 디바이스의 활성영역에 끼치는 손상을 억제하는 바이폴라 디바이스 제조방법으로서,p형 반도체 기관에 n형 서브 콜렉터 영역을 형성하는 단계; 적당한 서브콜렉터 도핑을 공급하기 위해서, 서브콜렉터 영역에 관하여 경박하게 도핑된 n형 에피택시얼 층을 성장시키는 단계; 반도체 디바이스 내에 활성 영역을 형성하는 단계; 반도체 디바이스상에 산화물층을 데포지트하는 단계; 제1의 p형 불순물의 주입에 의해 진성 베이스를 형성하는 단계; 베이스,에미터, 콜렉터 접점용으로 산화물층내에 개구부들을 애칭하는 단계; 고 도전 서브 콜렉터 경로를 형성하기 위해 콜렉터접점 개구부내로 제1의 n형 불순물을 주입하는 단계; 산화물층이 없는 영역상에 제1의 실리콘-게르마늄 합금을 선택적으로 데포지트하는 단계; 콜렉터와 에미터 접점 개구부상에 제1마스크를 형성하는 단계; 베이스 접점 개구부에 형성된 제1의 실리콘-게르마늄 합금내로 제2의 p형 불순물을 주입하는 단계; 제1마스크를 제거하는 단계; 베이스 접점 개구부상에 제2마스크를 형성하는 단계; 콜렉터와 에미터 접점 개구부에 형성된 제1의 실리콘-게르마늄 합금내로 제2의 p형 불순물을 주입하는 단계; 제2마스크를 제거하는 단계; 바이폴라 디바이스의 활성 영역내로 제2의 n형 및 제2의 p형 불순물을 확산시키는 단계;그리고 제1재료상에 실리사이드(silicide)접점들을 형성하는 단계;를 포함하는 바이폴라 디바이스 제조방법.
  11. 제10항에 있어서, 제2의 n형 및 제2의 p형 불순물을 확산시키는 단계가 퍼너스 어닐 공정의 실행을 포함하는 바이폴라 디바이스 제조방법.
  12. 제10항에 있어서, 제2의 n형 및 제2의 p형 불순물을 확산시키는 단계가 급속열 어닐 공정의 실행을 포함하는 바이폴라 디바이스 제조방법.
  13. 제10항에 있어서, 확산 단계는 확산 깊이로 불순물이 확산되도록 하는데, 상기 확산 깊이는 복수의 파라미터에 의해 제어되며, 상기 파라미터는 제1재료의 두께, 주입불순물의 에너지, 주입 불순물의 밀도, 및 제 1재료내의 게르마늄의 농도를 포함하는 것을 특징으로 하는 바이폴라 디바이스 제조방법.
  14. 불순물의 직접적인 주입으로 인해 바이폴라 디바이스의 활성영역에 끼치는 손상을 억제하는 바이폴라 디바이스 제조방법으로서, n형 반도체 기판에 p형 서브 콜렉터 영역을 형성하는 단계; 정당한 콜렉터 도핑을 공급하기 위해서, 서브 콜렉터 영역에 관하여 경박하게 도핑된 p형 에피텍시얼층을 성장시키는 단계; 반도체 디바이스내에 활성 영역을 형성하는 단계; 반도체 디바이스상에 산화물층을 테포지트하는 단계; 제1의 n형 불순물의 주입으로 인해 진성 베이스를 형성하는 단계; 베이스 에미터, 및 콜렉터접점용으로 산화물층에 개구부들을 에칭하는 단계; 서브 콜렉터에 대한 고도전성의 경로를 형성하기 위해서 콜렉터 접점 개구부내로 제1의 p형 불순물을 주입하는 단계; 산화물층이 없는 영역상에 제1의 실리콘-게르마늄 합금을 선택적으로 테포지트하는 단계; 콜렉터와 에미터 접점 개구부상에 제1마스크를 형성하는 단계; 베이스 접점 개구부에 형성된 제1의 실리콘-게르마늄 합금내로 제2의 n형 불순물을 주입하는 단계; 제1마스크를 제거하는 단계; 베이스 접점 개구부상에 제2마스크를 형성하는 단계; 콜렉터와 에미터 접점 개구부에 형성된 제1의 실리콘-게르마늄 합금내로 제2의 불순물을 주입하는 단계; 제2마스크를 제거하는 단계; 바이폴라 디바이스의 활성 영역내로 제2의 p형 및 제2의 n형 불순물을 확산시키는 단계; 그리고 제1재료상에 실리사이드 접점들을 형성하는 단계;를 포함하는 바이폴라 디바이스 제조방법.
  15. 제14항에 있어서, 제2의 n형 및 제2의 p형 불순물을 확산시키는 단계가 퍼너스 어닐 공정의 실행을 포함하는 바이폴라 디바이스 제조방법.
  16. 제14항에 있어서, 제2의 n형 및 제2의 p형 불순물을 확산시키는 단계가 급속 열 어닐 공정의 실행을 포함하는 바이폴라 디바이스 제조방법.
  17. 제14항에 있어서, 확산 단계는 확산 깊이로 불순물이 확산되도록 하는데 상기 확산 깊이는 다수의 파라미터에 의해 제어되며, 상기 파라미터는 제1재료의 두께,불순주입물의 에너지, 불순 주입물의 밀도, 및 제1재료내의 게르마늄의 농도를 포함하는 것을 특징으로 하는 바이폴라 디바이스 제조방법.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960700968A 1993-08-27 1994-06-24 바이폴라 트랜지스터 제조방법(bipolar transistor process) KR960704346A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/113772 1993-08-27
US08/113,772 US5453389A (en) 1993-08-27 1993-08-27 Defect-free bipolar process
PCT/US1994/007098 WO1995006327A1 (en) 1993-08-27 1994-06-24 Bipolar transistor process

Publications (1)

Publication Number Publication Date
KR960704346A true KR960704346A (ko) 1996-08-31

Family

ID=22351429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960700968A KR960704346A (ko) 1993-08-27 1994-06-24 바이폴라 트랜지스터 제조방법(bipolar transistor process)

Country Status (5)

Country Link
US (1) US5453389A (ko)
EP (1) EP0715768A1 (ko)
JP (1) JPH09502053A (ko)
KR (1) KR960704346A (ko)
WO (1) WO1995006327A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749644B1 (ko) * 2006-08-30 2007-08-14 동부일렉트로닉스 주식회사 바이폴라 정션 트랜지스터 형성 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130144A (en) * 1997-01-02 2000-10-10 Texas Instruments Incorporated Method for making very shallow junctions in silicon devices
US6777759B1 (en) 1997-06-30 2004-08-17 Intel Corporation Device structure and method for reducing silicide encroachment
US6518155B1 (en) 1997-06-30 2003-02-11 Intel Corporation Device structure and method for reducing silicide encroachment
US6136677A (en) * 1997-09-25 2000-10-24 Siemens Aktiengesellschaft Method of fabricating semiconductor chips with silicide and implanted junctions
FR2795868B1 (fr) * 1999-07-02 2003-05-16 St Microelectronics Sa Transistor mosfet a effet canal court compense par le materiau de grille
US6531365B2 (en) 2001-06-22 2003-03-11 International Business Machines Corporation Anti-spacer structure for self-aligned independent gate implantation
US6642147B2 (en) 2001-08-23 2003-11-04 International Business Machines Corporation Method of making thermally stable planarizing films
US6562713B1 (en) 2002-02-19 2003-05-13 International Business Machines Corporation Method of protecting semiconductor areas while exposing a gate
US6723622B2 (en) 2002-02-21 2004-04-20 Intel Corporation Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer
US6602747B1 (en) * 2002-06-26 2003-08-05 Taiwan Semiconductor Manufacturing Co., Ltd Method for fabricating bipolar complementary metal oxide semiconductor (BiCMOS) device structure
US6657244B1 (en) 2002-06-28 2003-12-02 International Business Machines Corporation Structure and method to reduce silicon substrate consumption and improve gate sheet resistance during silicide formation
US7718513B2 (en) * 2007-04-13 2010-05-18 International Business Machines Corporation Forming silicided gate and contacts from polysilicon germanium and structure formed

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618916A (ja) * 1984-06-21 1986-01-16 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン ド−プ領域の形成方法
US4692348A (en) * 1984-06-21 1987-09-08 International Business Machines Corporation Low temperature shallow doping technique
JP2860138B2 (ja) * 1989-03-29 1999-02-24 キヤノン株式会社 半導体装置およびこれを用いた光電変換装置
US5073810A (en) * 1989-11-07 1991-12-17 Hitachi, Ltd. Semiconductor integrated circuit device and manufacturing method thereof
US5296388A (en) * 1990-07-13 1994-03-22 Matsushita Electric Industrial Co., Ltd. Fabrication method for semiconductor devices
DE4035842A1 (de) * 1990-11-10 1992-05-14 Telefunken Electronic Gmbh Verfahren zur rekristallisierung voramorphisierter halbleiteroberflaechenzonen
US5156994A (en) * 1990-12-21 1992-10-20 Texas Instruments Incorporated Local interconnect method and structure
JPH04221821A (ja) * 1990-12-25 1992-08-12 Fujitsu Ltd 半導体装置の製造方法
US5242847A (en) * 1992-07-27 1993-09-07 North Carolina State University At Raleigh Selective deposition of doped silion-germanium alloy on semiconductor substrate
US5281552A (en) * 1993-02-23 1994-01-25 At&T Bell Laboratories MOS fabrication process, including deposition of a boron-doped diffusion source layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749644B1 (ko) * 2006-08-30 2007-08-14 동부일렉트로닉스 주식회사 바이폴라 정션 트랜지스터 형성 방법

Also Published As

Publication number Publication date
JPH09502053A (ja) 1997-02-25
US5453389A (en) 1995-09-26
WO1995006327A1 (en) 1995-03-02
EP0715768A1 (en) 1996-06-12

Similar Documents

Publication Publication Date Title
KR101237345B1 (ko) 실리콘 기판을 필드 스톱층으로 이용하는 전력 반도체 소자및 그 제조 방법
US6812545B2 (en) Epitaxial base bipolar transistor with raised extrinsic base
JPH06112493A (ja) 縦方向電流によるパワーｍｏｓトランジスタを製造するための方法およびこの方法により製造したトランジスタ
JP3489832B2 (ja) セルフアラインｃｍｏｓプロセス
KR960704346A (ko) 바이폴라 트랜지스터 제조방법(bipolar transistor process)
KR940000386B1 (ko) 바이폴라트랜지스터의 제조방법
KR920001655A (ko) 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법
KR100233153B1 (ko) 자기-정합 실리사이드 베이스 바이폴라 트랜지스터 및 저항과 그 제조 방법
JPH0645343A (ja) ボロシリケイトガラススペーサを有する半導体装置及びその製造方法
US4669179A (en) Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions
US6642096B2 (en) Bipolar transistor manufacturing
JPH04343434A (ja) 半導体装置の製造方法
US6806159B2 (en) Method for manufacturing a semiconductor device with sinker contact region
KR920020749A (ko) 카운터 도우프된 콜렉터에 대한 bicmos 제조방법
US7164186B2 (en) Structure of semiconductor device with sinker contact region
JP3532770B2 (ja) 半導体装置及びその製造方法
KR100267898B1 (ko) 머어지드단일폴리실리콘바이폴라npn트랜지스터구조물및제조방법
KR100194654B1 (ko) 반도체장치 및 그의 제조방법
JP2697631B2 (ja) 半導体装置の製造方法
KR100296707B1 (ko) 쌍극자 트랜지스터 및 그 제조방법
KR20010017654A (ko) 반도체소자의 게이트전극 구조
KR100196509B1 (ko) 모스트랜지스터 제조방법
JPH08321553A (ja) 半導体装置の製造方法
JPH08264553A (ja) 半導体装置の製造方法
JPH01259554A (ja) バイポーラ・ｍｏｓ混載半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application