KR940000386B1 - 바이폴라트랜지스터의 제조방법 - Google Patents

바이폴라트랜지스터의 제조방법 Download PDF

Info

Publication number
KR940000386B1
KR940000386B1 KR1019900018866A KR900018866A KR940000386B1 KR 940000386 B1 KR940000386 B1 KR 940000386B1 KR 1019900018866 A KR1019900018866 A KR 1019900018866A KR 900018866 A KR900018866 A KR 900018866A KR 940000386 B1 KR940000386 B1 KR 940000386B1
Authority
KR
South Korea
Prior art keywords
impurity
conductive
base
layer
type
Prior art date
Application number
KR1019900018866A
Other languages
English (en)
Other versions
KR910010622A (ko
Inventor
야스노부 고다이라
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910010622A publication Critical patent/KR910010622A/ko
Application granted granted Critical
Publication of KR940000386B1 publication Critical patent/KR940000386B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

내용 없음.

Description

바이폴라트랜지스터의 제조방법
제1도는 본 발명의 1실시예에 따른 공정도.
제2도는 본 발명의 다른 실시예에 따른 공정도.
제3도는 종래 바이폴라트랜지스터의 제조방법에 대한 공정도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : N+매립층
3 : P+매립층 4 : 실리콘에피택셜층
5 : N웰 6 : P웰
7 : 필드산화막 8 : 깊은 N+확산층
9 : N++확산층 10 : P++층
11 : 레지스트패턴 12 : 이온주입
13 : N형 불순물 13a : 진성반도불순물
14 : 이온주입 15 : P형 불순물
15a : 베이스형성을 위한 P형 불순물 15b : 베이스(P-)
16 : 폴리실리콘 17 : 에미터
18 : 층간절연막 18A : SiO2막
19 : 에미터알루미늄전극 20 : 베이스알루미늄전극
21 : 콜렉터알루미늄전극 22 : 절연보호막
23 : 베이스 P-불순물 26 : 이온주입
27a : 베이스형성을 위한 P형 불순물 27b : 베이스 P
[산업상의 이용분야]
본 발명은 바이폴라트랜지스터의 제조방법에 관한 것으로, 특히 고속동작이 요구되는 반도체장치에 적용하기에 적합한 바이폴라트랜지스터의 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
최근 컴퓨터의 고성능화에 점점 박차를 가하고 있고, 컴퓨터에 이용되는 반도체장치의 성능향상에 대한 요구도 매우 증가하고 있다. 특히 CMOS의 속도제한을 보완하기 위해 CMOS에 바이폴라트랜지스터를 적재한 BiCMOS도 매우 널리 이용되고 있는 바, 이 BiCMOS장치의 고속동작의 확보를 위해 이에 이용되는 바이폴라트랜지스터 자체의 성능이 큰 영향을 미치고 있다. 이 BiCMOS장치의 성능의 향상을 위해서는 바이폴라트랜지스터 자체의 고속화가 매우 중요하게 된다.
제3도(a)내지 제3도(c)는 종래의 바이폴라트랜지스터의 제조방법을 설명하기 위한 공정으로서, 특히 NPN형 바이폴라트랜지스터의 제조방법을 나타낸 것이다.
먼저, 제3도(a)에 도시된 바와 같이 실리콘기판(1)에 콜렉터전극인출을 위해 N+매립층(2)과 소자분리를 위한 P+매립층(3)을 형성한 다음 실리콘에피택셜층(4)을 성장시키고, 이 실리콘에피택셜층(4)에 N웰(5)과 P웰(6)을 형성한다. 이어, 통상적인 선택산화법에 의해 필드산화막(7)을 형성해서 소자분리를 수행한 후, 콜렉터전극인출을 위해 깊은 N+확산층(8)과 N++확산층(9) 및 베이스전극인출을 위한 P++확산층(10)을 이온주입에 의해 형성한다.
다음에, 제3도(b)에 도시된 바와 같이 레지스트패턴(11)을 형성하고, 이를 마스크로 이용해서 베이스형성을 위한 보론(B)의 이온주입(12)을 행하고, 베이스ㆍ에미터 SDG(소오스ㆍ드레인ㆍ게이트)의 영역에 베이스 P-불순물(23)을 도입한다.
이어, 제3도(c)에 도시된 바와 같이 예컨대, CVD법에 의해 SiO2막(18A)을 형성하고, 에미터형성예정 영역을 개공(17A)한 후, LPCVD법(Low Pressure CVD法)에 의해 에미터형성을 위한 폴리실리콘(16)을 형성한다. 다음에, 폴리실리콘(16)에 이온주입법으로 N형 불순물, 예컨대 비소(As)를 주입하고, 또 베이스ㆍ에미터 SDG영역으로 확산시켜 에미터(17)를 형성한다. 이때, 동시에 베이스 P-불순물로 확산시켜 베이스(15B ; P-)가 형성된다. 그후, CVD법에 의해, 예컨대 SiO2에 의한 층간절연막(18)을 형성하고, 또 에미터알루미늄전극(19)과 베이스알루미늄전극(20) 및 콜렉터알루미늄전극(21)을 형성하고, 이어서 예컨대 PSG등에 의해 절연보호막(22)을 형성한다.
상기한 종래의 바이폴라트랜지스터의 제조방법에 있어서, 고속화를 실현하기 위해서는 다음과 같은 문제가 있다. 즉, 상기한 바와 같은 방법에서 바이폴라트랜지스터를 제조할 경우, 베이스폭(WB)이 두껍게 되고 고속화가 방해된다. 이와 같은 구조는 베이스(15b ;P-)를 형성하는 보론(B)의 실리콘중으로의 확산계수가 에미터로 되는 비소(As)의 확산계수에 비해 여러배 크기 때문이다. 주지한 바와 같이, 바이폴라트랜지스터의 고속성은 컷오프주파수(FT)로 나타내는데, 이 컷오프주파수(FT)는 베이스폭(WB)의 2승에 반비례하기 때문에 바이폴라트랜지스터의 고속화를 위해서는 베이스폭(WB)을 박막화하는 것이 매우 유효하다. 그러나 상기 종래의 제조방법에서는 베이스폭(WB)이 크게 된다는 문제가 있다.
[발명의 목적]
본 발명은 상기한 문제점을 감안해서 발명된 것으로, 바이폴라트랜지스터의 베이스폭(WB)을 작게 할 수 있도록 된 바이폴라트랜지스터의 제조방법을 제공함에 그 목적이 있다.
[발명의 구성 및 작용]
상기 목적을 달성하기 위해 본 발명의 제1제조방법은, 제1의 제1도전형 불순물층의 표면에 제2도전형 불순물층을 형성하고, 그 제2도전형 불순물층의 표면에 다시 제2의 제1도전형 불순물층을 형성하는 바이폴라트랜지스터의 제조방법에 있어서, 상기 제1의 제1도전형 불순물층 표면의 베이스ㆍ에미터형성예정영역에 상기 제2도전형 불순물을 형성하기 위한 제2도전형 제1불순물이온을 이온주입(14)하는 공정과, 상기 제1의 제1도전형 불순물층 표면의 베이스ㆍ에미터형성예정영역에 상기 제1의 제1도전형 불순물층에 대한 제1불순물이온의 확산을 억제하는 제2분순물이온으로서 상기 제1의 제1도전형 불순물층중에 진성반도체불순물을 도입하는 제2불순물이온을 이온주입(12)하는 공정을 순서에 관계없이 구비하여 이루어진 것을 특징으로 한다.
본 발명의 제2제조방법은 상기 제1제조방법에 있어서, 상기 제2불순물이온의 원자반경이 상기 제1불순물이온의 원자반경보다 크고, 상기 제2불순물이온의 상기 제1의 제1도전형 불순물층중에 대한 확산속도가 상기 제1불순물이온의 확산속도보다도 작은 것을 특징으로 한다.
본 발명의 제3제조방법은 제1의 제1도전형 불순물층의 표면에 제2도 전형 불순물층을 형성하고, 그 제2도전형 불순물층의 표면에 다시 제2의 제1도전형 불순물층을 형성하는 바이폴라트랜지스터의 제조방법에 있어서, 상기 제1의 제1도전형 불순물층 표면의 베이스ㆍ에미터형성예정영역에 상기 제2도전형 불순물층을 형성하기 위한 제2도전형 제1불순물이온을 이온주입(26)하는 공정과, 상기 제1의 제1도전형 불순물층 표면의 베이스ㆍ에미터형성예정영역에 상기 제1의 제1도전형 불순물층중에 대한 상기 제1불순물이온의 확산을 억제하는 P형 불순물이온을 이온주입(14)하는 공정 및, 상기 제1의 제1도전형 불순물층 표면의 베이스ㆍ에미터형성예정영역에 상기 제1의 제1도전형 불순물층중에 대한 상기 제1불순물이온의 확산을 억제하는 N형 불순물이온을 상기 P형 불순물이온의 주입총량과 가은 양만큼 이온주입(12)하는 공정을 순서에 관계없이 구비하여 이루어진 것을 특징으로 한다.
본 발명의 제4제조방법은 상기 제3제조방법에 있어서, 상기 P형 및 N형 불순물이온의 원자반경이 상기 제1불순물이온의 원자반경보다 크고, 상기 P형 및 N형 불순물이온의 상기 제1의 제1도전형 불순물층중에 대한 확산속도가 상기 제1불순물이온의 활산속도보다도 작은 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명에 의하면, 제1불순물이온의 확산이 제2불순물이온 또는 P형 및 N형 불순물이온에 의해 억제됨에 따라 제1불순물이온의 확산에 의해 형성되는 베이스폭이 박막화된다. 따라서, 얻어진 바이폴라트랜지스터는 고속동작을 수행할 수 있게 된다.
[실시예]
이하, 예시도면을 참조해서 본 발명에 따른 실시예를 상세히 설명한다.
제1도(a) 내지 제1도(d)는 본 발명의 1실시예에 따른 바이폴라트랜지스터의 제조방법의 공정도를 도시한 것이다.
먼저, 제1도(a)에 도시된 바와 같이, 실리콘기판(1)에 콜렉터전극인출을 위한 N+매립층(2)과 소자분리를 위한 P+매립층(3)을 형성한 후, 실리콘에피택셜층(4
)을 성장시키고, 이 실리콘에피택셜층(4)에 N웰(5)과 P웰(6)을 형성한다. 이어, 통상적인 선택산화법을 이용해서 필드산화막(7)을 형성하고, 소자분리를 수행한 후, 콜렉터전극인출을 위한 깊은 N+확산층(8)과 N++확산층(9) 및 베이스전극인출을 위한 P++확산층(10)을 이온주입법에 의해 형성한다.
다음에, 제1도(b)에 도시된 바와 같이, 레지스트패턴(11)을 형성하고, 이 패턴을 마스크로 이용해서 게르마늄(Ge) 또는 주석(Sn), 또는 Ge와 Sn 모두를 예컨대 가속전압 150keV, 도즈량 2×1013cm-2으로 이온주입(12)하며, 베이스ㆍ에미터 SDG영역에 진성반도체불순물(13a)을 도입한다. 이어, 제1도(c)에 도시한 바와 같이, 레지스트패턴(11)을 마스크로 이용해서 보론(B) 또는 불화보론(BF2), 또는 보론(B)과 불화보론(BF2) 모두를 예컨대 가속전압 20keV, 도즈량 2×1013cm-2으로 이온주입(14)하고, 베이스형성을 위한 P형 불순물(15a)을 베이스ㆍ에미터 SDG 영역에 도입한다.
다음으로, 종래의 방법과 마찬가지로, 제1도(d)에 도시된 바와 같이 폴리실리콘(16)으로부터 N형 불순물, 예컨대 비소(As)를 확산시켜 에미터(17)를 형성하게 되는데, 이때 동시에 베이스형성을 위한 P형 불순물(15a)도 확산시켜, 베이스(15b ; P)를 형성한 후, CVD법에 의해 예컨대 SiO2에 의해 층간절연막(18)을 형성하고, 또 에미터알루미늄전극(19)과 베이스알루미늄전극(20) 및 콜렉터알루미늄전극(21)을 형성하고, 계속해서 PSG등의 절연보호막(22)을 형성해서 바이폴라트랜지스터를 구성한다.
상기 공정에 있어서는 베이스형성영역에 P형 불순물(15a)의 이온주입뿐만 아니라, 게르마늄(Ge), 주석(Sn) 또는 Ge와 Sn모두를 이온주입하고 있다. 이들 불순물을 원자반경이 크고, 또 보론(B)이나 불화보론(BF2)등의 베이형 불순물(15a)에 비해 실리콘중에서의 확산속도가 수분의 1정도이다. 이 때문에, P형 불순물(15a)의 실리콘중에서의 확산이 억제됨에 따라 결좌적으로 베이스폭(WB)이 박막화된 바이폴라트랜지스터가 형성된다. 이 때문에, 상기 공정에서 얻어진 바이폴라트랜지스터가 고속동작에 적합하게 된다.
또, 상기 실시예에서는 게르마늄(Ge)이나 주석(Sn)의 진성반도체의 이온주입후에 베이스형성을 위한 P형 불순물의 이온주입을 행한 경우를 예시했지만, 상기와는 반대로, 먼저 베이스형성을 위한 P형 불순물의 이온주입을 행하고, 그후에 진성반도체의 이온주입을 행해도 된다. 이와 같이 해도, 앞의 경우와 동일한 효과를 얻을 수 있다.
제2도(a) 내지 제2도(e)는 본 발명의 다른 실시예에 관한 바이폴라트랜지스터의 제조방법의 공정도를 도시한 것이다.
여기서 제2도(a)의 단면은 제1도(a)에 설명한 것과 동일한 공정으로 얻을 수 있고, 다음에 제2도(b)에 도시된 바와 같이, 레지스트패턴(11)을 형성하게 되는데, 이 패턴(1)을 마스크로 이용해서 N형 불순물인 비소(As) 또는 안티몬(Sb), 또는 비소(As)와 안티몬(Sb) 모두를, 예컨대 가속전압 150keV, 도즈량 1×1013cm-2으로 이온주입(12)하고, 베이스ㆍ에미터 SDG영역에 N형 불순물(13)을 도입한다.
이어, 제2도(c)에 도시한 바와 같이, 레지스트패턴(11)을 마스크로 이용해서 P형 불순물인 갈륨(Ga) 또는 인듐(In), 또는 Ga와 In 모두를, 예컨대 가속전압 150keV, 도즈량 1×1013cm-2으로 이온주입(14)하고, 베이스ㆍ에미터 SDG영역에 P형 불순물(15)을 도입한다. 그 주입시에는 주입총량이 먼저 주입한 N형 불순물의 주입총량과 동일하게 되도록 하여 상쇄되어 진성반도체화하도록 한다. 가속전압은 N형 불순물(13)과 P형 불순물(15)이 같은 깊이로 확산되도록 적절하게 설정하면 된다.
다음에, 제2도(d)에 도시한 바와 같이, 레지스트패턴(11)을 마스크로 이용해서 보론(B) 또는 불화보론(BF2), 또는 B와 BF2모두를 예컨대 가속전압 20keV, 도즈량 2×1013cm-2으로 이온주입(26)해서 베이스형성을 위한 P형 불순물(27a)을 베이스ㆍ에미터 SDG 영역에 도입한다.
그후, 앞의 실시예의 경우와 마찬가지로 제2도(e)에 도시된 바와 같이, 폴리실리콘(16)으로부터 N형 불순물, 예컨대 As를 확산시켜 에미터(17)를 형성한다. 이때, 동시에 베이스형성을 위한 P형 불순물(27a)도 확산하고, 베이스(27b ; P-)를 형성한다. 그후, CVD법에 의해 에컨대 SiO에 의한 층간절연막(18)을 형성하고, 또 콜렉터알루미늄전극(21)을 형성하며, 또 PSG등의 절연보호막(22)을 형성한다. 이에 따라 바이폴라트랜지스터가 구성된다.
상기한 공정에 의하면, 제1도의 공정에 의한 경우와 마찬가지로 베이스폭(WB
)이 박막화된 바이폴라트랜지스터가 얻어지게 되고, N형 불순물과 P형 불순물의 주입총량을 같이 해서 진성반도체화하고 있기 때문에 베이스ㆍ콜렉터간의 내압을 높게 유지할 수 있음으로써 베이스폭(WB)을 얇게 해도 내압의 저하를 피할 수 있게 된다. 따라서 상기 공정에서 얻어진 바이폴라트랜지스터도 고속동작에 적합한 것으로 된다.
또, 상기 제2실시예에서는 비소(As)나 안티몬(Sb)등의 N형 불순물이온주입과 갈륨(Ga)이나 인둠(In)의 P형 불순물이온주입후에 베이스형성을 위한 P형 불순물의 이온주입을 행한 경우를 예시했지만, N형 불순물이온주입과 Pa형 불순물이온주입 및 베이스형성을 위한 P형 불순물이온주입의 순서는 상관없고, 어느 순번이어도 된다. 이와 같이 하여도, 형성되는 바이폴라트랜지스터의 베이스폭(WB)을 박막화 할 수 있다.
발명의 실시예에 의하면, 베이스형성영역이 베이스 P형 불순물의 이온주입과 더불어 게르마늄, 주석, 비소, 안티몬, 갈륨 또는 인듐등의 원자반경이 크고, 또 보론등의 베이스 P형 불순물에 비해 실리콘중에서의 확산속도가 수분의 1정도인 불순물도 이온주입함에 따라 베이스 P형 불순물의 실리콘중에서의 확산이 억제되며, 베이스폭(WB)이 얇아져 고속동작이 가능한 바이폴라트랜지스터를 구현할 수 있게 된다. 또, 비소, 안티몬등의 N형 불순물을 이온주입하는 경우는 동량의 P형 불순물(갈륨, 인듐등)을 도입함으로써 베이스-콜렉터간의 내압을 저하시키지 않고, 베이스폭(WB)이 얇아 고속동작이 가능한 바이폴라트랜지스터를 구현할 수 있게 된다.
이상에서는 NPN형 바이폴라트랜지스터의 제조방법에 대해서 설명했지만, PNP형 바이폴라트랜지스터도 상기와 마찬가지로 해서 제조할 수 있다. 단, 이 경우에서는 도전형이 반대로 되는 것은 당연하다.
[발명의 효과]
상기한 바와 같이 본 발명에 의하면, 베이스를 형성하는 제1불순물 이온의 확산을 제2불순물이온 또는 P형 및 N형 불순물이온에 의해 억제하도록 함으로써 베이스폭이 얇고, 고속동작이 가능한 바이폴라트랜지스터를 구현할 수 있게 된다.

Claims (4)

  1. 제1의 제1도전형 불순물층의 표면에 제2도전형 불순물층을 형성하고, 그 제2도전형 불순물층의 표면에 다시 제2의 제1도전형 불순물층을 형성하는 바이폴라트랜지스터의 제조방법에 있어서, 상기 제1의 제1도전형 불순물층 표면의 베이스ㆍ에미터형성예정영역에 상기 제2도전형 불순물을 형성하기 위한 제2도전형 제1불순물이온을 이온주입(14)하는 공정과, 상기 제1의 제1도전형 불순물층 표면의 베이스ㆍ에미터형성예정영역에 상기 제1의 제1도전형 불순물층에 대한 제1불순물이온의 확산을 억제하는 제2불순물이온으로서 상기 제1의 제1도전형 불순물층중에 진성반도체불순물을 도입하는 제2불순물이온을 이온주입(12)하는 공정을 순서에 관계없이 구비하여 이루어진 것을 특징으로 하는 바이폴라트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 제2불순물이온의 원자반경이 상기 제1불순물이온의 원자반경보다 크고, 상기 제2불순물이온의 상기 제1의 제1도전형 불순물층중에 대한 확산속도가 상기 제1불순물이온의 확산속도보다도 작은 것을 특징으로 하는 바이폴라트랜지스터의 제조방법.
  3. 제1의 제1도전형 불순물층의 표면에 제2도전형 불순물층을 형성하고, 그 제2도전형 불순물층의 표면에 다시 제2의 제1도전형 불순물층을 형성하는 바이폴라트랜지스터의 제조방법에 있어서, 상기 제1의 제1도전형 불순물층 표면의 베이스ㆍ에미터형성예정영역에 상기 제2도전형 불순물층을 형성하기 위한 제2도전형 제1불순물이온을 이온주입(26)하는 공정과, 상기 제1의 제1도전형 불순물층 표면의 베이스ㆍ에미터형성예정영역에 상기 제1의 제1도전형 불순물층에 대한 제1불순물이온의 확산을 억제하는 P형 불순물이온을 이온주입(14)하는 공정 및, 상기 제1의 제1도전형 불순물층 표면의 베이스ㆍ에미터형성예정영역에 상기 제1의 제1도전형 불순물층중에 대한 상기 제1불순물이온의 확산을 억제하는 N형 불순물이온을 상기 P형 불순물이온의 주입총량과 같은 양만큼 이온주입(12)하는 공정을 순서에 관계없이 구비하여 이루어진 것을 특징으로 하는 바이폴라트랜지스터의 제조방법.
  4. 제3항에 있어서, 상기 P형 및 N형 불순물이온의 원자반경이 상기 제1불순물이온의 원자반경보다 크고, 상기 P형 및 N형 불순물이온의 상기 제1의 제1도전형 불순물층중에 대한 확산속도가 상기 제1불순물이온의 확산속도보다도 작은 것을 특징으로 하는 바이폴라트랜지스터의 제조방법.
KR1019900018866A 1989-11-21 1990-11-21 바이폴라트랜지스터의 제조방법 KR940000386B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01-302660 1989-11-21
JP1302660A JPH0797590B2 (ja) 1989-11-21 1989-11-21 バイポーラトランジスタの製造方法

Publications (2)

Publication Number Publication Date
KR910010622A KR910010622A (ko) 1991-06-29
KR940000386B1 true KR940000386B1 (ko) 1994-01-19

Family

ID=17911656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900018866A KR940000386B1 (ko) 1989-11-21 1990-11-21 바이폴라트랜지스터의 제조방법

Country Status (3)

Country Link
US (1) US5126278A (ko)
JP (1) JPH0797590B2 (ko)
KR (1) KR940000386B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521448A (ja) * 1991-07-10 1993-01-29 Sharp Corp 半導体装置の製造方法
US5426069A (en) * 1992-04-09 1995-06-20 Dalsa Inc. Method for making silicon-germanium devices using germanium implantation
EP0616370B1 (en) * 1993-03-16 2004-06-09 Canon Kabushiki Kaisha Semiconductor device comprising a lateral bipolar transistor including SiGe and method of manufacturing the same
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US5633177A (en) * 1993-11-08 1997-05-27 Advanced Micro Devices, Inc. Method for producing a semiconductor gate conductor having an impurity migration barrier
TW288200B (en) * 1995-06-28 1996-10-11 Mitsubishi Electric Corp Semiconductor device and process thereof
US5863831A (en) * 1995-08-14 1999-01-26 Advanced Materials Engineering Research, Inc. Process for fabricating semiconductor device with shallow p-type regions using dopant compounds containing elements of high solid solubility
US5773356A (en) * 1996-02-20 1998-06-30 Micron Technology, Inc. Gettering regions and methods of forming gettering regions within a semiconductor wafer
KR100239402B1 (ko) * 1997-04-02 2000-02-01 김영환 반도체 소자의 웰과 그 형성방법
DE69734871D1 (de) * 1997-05-30 2006-01-19 St Microelectronics Srl Verfahren zur Herstellung eines Germanium-implantierten bipolaren Heteroübergangtransistors
US6124546A (en) * 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
US6511893B1 (en) 1998-05-05 2003-01-28 Aeroflex Utmc Microelectronics, Inc. Radiation hardened semiconductor device
SE517434C3 (sv) * 1999-10-08 2002-08-07 Ericsson Telefon Ab L M Bipolär högfrekvenskiseltransistor och förfarande för att förbättra karakeristiken för en sådan transistor genom tillägg av indium i transistors bas
US6452338B1 (en) 1999-12-13 2002-09-17 Semequip, Inc. Electron beam ion source with integral low-temperature vaporizer
US20030162360A1 (en) * 2002-02-25 2003-08-28 Beasom James D. Reduced mask count buried layer process
US6830982B1 (en) * 2002-11-07 2004-12-14 Newport Fab, Llc Method for reducing extrinsic base resistance and improving manufacturability in an NPN transistor
JP2007180243A (ja) * 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US11456374B2 (en) * 2013-03-15 2022-09-27 Matthew H. Kim Germanium-silicon-tin (GeSiSn) heterojunction bipolar transistor devices
US10319836B1 (en) * 2017-12-20 2019-06-11 International Business Machines Corporation Effective junction formation in vertical transistor structures by engineered bottom source/drain epitaxy

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933860A (ja) * 1982-08-19 1984-02-23 Toshiba Corp 半導体装置およびその製造方法
CA1216962A (en) * 1985-06-28 1987-01-20 Hussein M. Naguib Mos device processing
US4746964A (en) * 1986-08-28 1988-05-24 Fairchild Semiconductor Corporation Modification of properties of p-type dopants with other p-type dopants

Also Published As

Publication number Publication date
JPH0797590B2 (ja) 1995-10-18
US5126278A (en) 1992-06-30
KR910010622A (ko) 1991-06-29
JPH03161936A (ja) 1991-07-11

Similar Documents

Publication Publication Date Title
KR940000386B1 (ko) 바이폴라트랜지스터의 제조방법
US4484388A (en) Method for manufacturing semiconductor Bi-CMOS device
US3962717A (en) Oxide isolated integrated injection logic with selective guard ring
US6475887B1 (en) Method of manufacturing semiconductor device
US5359219A (en) Silicon on insulator device comprising improved substrate doping
JP3205361B2 (ja) 縦方向電流によるパワーｍｏｓトランジスタを製造するための方法
JP2663402B2 (ja) Ｃｍｏｓ集積回路デバイスの製造方法
US4902639A (en) Process for making BiCMOS integrated circuit having a shallow trench bipolar transistor with vertical base contacts
JPH0315346B2 (ko)
US5336926A (en) Bipolar junction exhibiting suppressed kirk effect
JPH0510828B2 (ko)
JP2778553B2 (ja) 半導体装置およびその製造方法
US3993513A (en) Combined method for fabricating oxide-isolated vertical bipolar transistors and complementary oxide-isolated lateral bipolar transistors and the resulting structures
JP2988461B2 (ja) Ｂｉｃｍｏｓ集積回路製造技術でキャパシタを製造する方法
US4669179A (en) Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions
KR940006693B1 (ko) 바이폴라 트랜지스터의 제조방법
US6171894B1 (en) Method of manufacturing BICMOS integrated circuits on a conventional CMOS substrate
JP3470155B2 (ja) 改良形バイポーラトランジスタ
EP0792514B1 (en) Method of making an integrated circuit with complementary isolated bipolar transitors
JP2985824B2 (ja) 半導体装置及びその製造方法
US5506156A (en) Method of fabricating bipolar transistor having high speed and MOS transistor having small size
KR0154850B1 (ko) 바이씨모스 및 그의 제조방법
KR940010913B1 (ko) 고내압 바이폴라 트랜지스터 및 그 제조방법
KR940009359B1 (ko) 바이씨모스(bicmos)의 구조 및 제조방법
JPS63164356A (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee