KR960043196A - 반도체 메모리 장치 및 그 제조방법 - Google Patents

반도체 메모리 장치 및 그 제조방법 Download PDF

Info

Publication number
KR960043196A
KR960043196A KR1019950011620A KR19950011620A KR960043196A KR 960043196 A KR960043196 A KR 960043196A KR 1019950011620 A KR1019950011620 A KR 1019950011620A KR 19950011620 A KR19950011620 A KR 19950011620A KR 960043196 A KR960043196 A KR 960043196A
Authority
KR
South Korea
Prior art keywords
bit line
lower conductive
memory device
semiconductor memory
conductive layer
Prior art date
Application number
KR1019950011620A
Other languages
English (en)
Inventor
이용희
박원모
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950011620A priority Critical patent/KR960043196A/ko
Priority to JP8035260A priority patent/JPH08306883A/ja
Publication of KR960043196A publication Critical patent/KR960043196A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

비트라인을 산화시켜 전기적 특성을 향상시킨 반도체 메모리 장치 및 그 제조방법에 관하여 개시한다. 본 발명은 불순물이 도핑된 하부도전층과, 상기 하부도전층상에 콘택홀을 갖는 충간절연층과, 상기 콘택홀을 통해 상기 하부도전층과 연결되어 있는 비트라인과, 상기 비트라인을 산화시켜 형성되는 산화층을 포함한다. 본 발명에 의하면, 비트라인의 콘택저항값을 낮추고 균일성도 향상시킬 수 있으며, 비트라인과 워드라인의 표면저항도 줄 일 수 있다.

Description

반도체 메모리 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 반도체 메모리 장치에 대한 레이아웃도이다. 제3A도 및 제3B도는 각각 상기 제2도의 A-A'선 B-B'선을 따라 본 발명의 비트라인 구조를 설명하기 위하여 도시한 반도체 메모리 장치의 단면도이다. 제4A도 내지 제4C도는 본 발명에 의한 반도체 메모리 장치의 제조방법을 나타낸 단면도들이다. 제5도는 본 발명에 의해 게이트 전극 상에 콘택홀을 통해 연결된 비트라인의 콘택저항 분포 그래프이다. 제6도 및 제7도는 각각 본 발명에 의한 비트라인 및 워드라인의 표면저항(sheet resistance) 분포 그래프이다.

Claims (11)

  1. 불순물이 도핑된 하부도전층; 상기 하부도전층상에 콘택홀을 갖는 층간절연층; 상기 콘택홀을 통해 상기 하부도전층과 연결되어 있는 비트라인; 및 상기 비트라인을 산화시켜 형성되는 산화층을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 하부도전층을 반도체 기판인 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 산화층의 두께는 300Å 이내인 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 비트라인은 폴리실리콘막과 금속실리사이드가 적충된 폴리사이드 구조인 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 금속실리사이드는 텅스텐 실리사이드인 것을 특징으로 하는 반도체 메모리 장치.
  6. 불순물이 도핑된 하부도전층을 형성하는 단계; 상기 하부도전층상 층간절연층을 침적시키는 단계; 상기 충간절연층에 콘택홀을 형성하는 단계; 상기 콘택홀을 통해 상기 하부도전층에 비트라인을 연결시키는 단계; 및 상기 비트라인을 산화시켜 상기 비트라인사에 산화층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
  7. 제6항에 있어서, 상기 산화층을 열산화층인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
  8. 제6항에 있어서, 상기 비트라인의 산화 단계는 건식산화방법 또는 습식산화방법을 이용하여 수행하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
  9. 제6항에 있어서, 상기 산화층의 두께는 300Å 이내로 형성하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
  10. 제6항에 있어서, 상기 비트라인을 산화하는 단계는 급속열산화방법을 이용하여 수행하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
  11. 제8항에 있어서, 상기 건식산화방법은 700∼1100℃의 온도에서 진행되는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950011620A 1995-05-11 1995-05-11 반도체 메모리 장치 및 그 제조방법 KR960043196A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950011620A KR960043196A (ko) 1995-05-11 1995-05-11 반도체 메모리 장치 및 그 제조방법
JP8035260A JPH08306883A (ja) 1995-05-11 1996-02-22 半導体メモリ装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011620A KR960043196A (ko) 1995-05-11 1995-05-11 반도체 메모리 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR960043196A true KR960043196A (ko) 1996-12-23

Family

ID=19414242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011620A KR960043196A (ko) 1995-05-11 1995-05-11 반도체 메모리 장치 및 그 제조방법

Country Status (2)

Country Link
JP (1) JPH08306883A (ko)
KR (1) KR960043196A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495293B2 (en) * 2020-02-04 2022-11-08 Micron Technology, Inc. Configurable resistivity for lines in a memory device

Also Published As

Publication number Publication date
JPH08306883A (ja) 1996-11-22

Similar Documents

Publication Publication Date Title
KR900008940B1 (ko) 판독전용 반도체기억장치 및 그 제조방법
KR920007166A (ko) 스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리 장치의 제조방법 및 그 구조
KR970030370A (ko) 티탄실리사이드층을 거쳐서 반도체영역과 전기배선용 금속을 접속하는 반도체집적회로 장치 및 그 제조방법
KR980006267A (ko) 불휘발성 메모리 장치 및 그 제조방법
KR980006387A (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
GB2049276A (en) Semiconductor integrated circuits
JPH0846050A (ja) 半導体記憶装置およびその製造方法
KR960026113A (ko) 스태틱 랜덤 억세스 메모리(sram)소자 및 제조방법
KR970077674A (ko) 반도체 집적회로장치의 제조방법
JPS60213053A (ja) 半導体メモリ素子
KR100207459B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
KR950030352A (ko) 반도체 디램 셀 및 디램셀의 캐패시터 제조 방법
KR920010925A (ko) 반도체기억장치 및 그 제조방법
JPH0277156A (ja) 半導体メモリ装置
KR960043196A (ko) 반도체 메모리 장치 및 그 제조방법
KR960026882A (ko) 집적 회로 및 그 제조방법
US5396105A (en) Semiconductor device
TW428289B (en) Semiconductor device having an improved lead connection structure and manufacturing method thereof
KR960026245A (ko) 폴리사이드 콘택 및 그 형성방법
KR100196219B1 (ko) 반도체 기억소자의 비트라인 제조방법 및 그 구조
KR19980070983A (ko) 반도체장치 및 그 제조방법
JPH02288361A (ja) 半導体装置
KR100200880B1 (ko) 반도체 소자의 금속 배선 형성방법
KR970030341A (ko) 콘택 스페이서 형성방법
KR920008841A (ko) 반도체 장치의 평탄화 방법 및 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application