KR960042752A - 낮은 전원전압 동작에서도 빠르고 안정된 동작이 가능한 스태틱형 반도체기억장치 - Google Patents
낮은 전원전압 동작에서도 빠르고 안정된 동작이 가능한 스태틱형 반도체기억장치 Download PDFInfo
- Publication number
- KR960042752A KR960042752A KR1019960018810A KR19960018810A KR960042752A KR 960042752 A KR960042752 A KR 960042752A KR 1019960018810 A KR1019960018810 A KR 1019960018810A KR 19960018810 A KR19960018810 A KR 19960018810A KR 960042752 A KR960042752 A KR 960042752A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- inverter
- access
- memory cell
- potential
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 10
- 230000003068 static effect Effects 0.000 title claims 2
- 230000000295 complement effect Effects 0.000 claims abstract 4
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
메모리셀(10)은 판독 및 기록동작에서 액세스 트랜지스터 Q1를 구동하는 판독/기록 워드선 R/WL1과 기록동작에서 액세스트랜지스터 Q2를 구동하는 기록 워드선 WL1을 구비한다.
기록동작에서는 액세스 트랜지스터 Q1과 Q2가 동시에 구동되고, 서로 상보적인 전위로 되어있는 비트선과/비트선에 의해메모리셀에의 기억정보의 기록이 행해진다.
이것에 대해서 판독동작에서는 액세스 트랜지스터 Q1만이 도통상태가 되고, 비트선을 통해서 기억정보의 판독이 행해진다.
액세스 트랜지스터 Q2는 차단상태로 되어 있어서, P형 TFT 트랜지스터 Q6과 N형 트랜지스터 Q4는 전압이득이 큰 CMOS형인버터로써 동작하기 때문에, 판독동작에서도 충분한 동작마진이 확보된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예의 SRAM의 메모리셀의 구성을 나타내는회로도, 제2도는 본 발명의 제1의 실시예의 SRAM의 구성을 나타내는 개략블록도.
Claims (11)
- 복수의 메모리셀을 가지며, 각각이 제1도전형의 제1의 구동용 트랜지스터와, 제2도전형의 제1의 부하용 트랜지스터로 이루어지는 제1의 인버터 및, 제1도전형의 제2의 구동용 트랜지스터와, 제2도전형의 제2의 부하용 트랜지스터로 이루어지는 제2의 인버터를 가지는 플립플롭회로와, 상기 제1의 인버터의 출력노드와 접속하는 제1도전형의 제1의 액세스트랜지스터와, 상기 제2의 인버터의 출력노드와 접속하는 제1도전형의 제2의 액세스트랜지스터를 포함하는 메모리셀어레이와; 상기 메모리셀의 적어도 하나와, 상기 제1과 제2의 액세스 트랜지스터를 통해서 각각 접속하는 제1과 제2의 비트선과; 상기 제1과 제2의 액세스 트랜지스터의 게이트에 각각 접속하는 제1과 제2의 워드선과; 상기 메모리셀에의 기억정보의 기록의 경우, 상기 제1과 제2의 워드선전위를 제어해서, 상기 제1과 제2의 액세스 트랜지스터를 도통시키고, 상기제1과 제2의 비트선의 상보전위를 상기 메모리셀에 전달시키는 기록동작 제어수단과; 상기 메모리셀에서의 기억정보의 판독의 경우, 상기 제1의 워드선 전위를 제어해서 상기 제1의 액세스 트랜지스터를 도통시키고, 상기 제1의 인버터의 출력을 상기 제1의 비트선에 전달시키는 판독동작 제어수단을 구비한 반도체기억장치.
- 제1항에 있어서, 상기 제1과 제2의 부하용 트랜지스터는 박막트랜지스터인 반도체 기억장치.
- 제2항에 있어서, 상기 제2의 인버터의 논리 드레숄드치는 동작전압의 2분의 1이하, 또는 논리치의 저레벨치보다 큰 반도체 기억장치.
- 제3항에 있어서, 상기 제2의 구동용 트랜지스터의 드레숄드 전압은 상기 제1의 구동용 트랜지스터의 드레숄드 전압보다 높은 반도체 기억장치.
- 제3항에 있어서, 상기 제2구동용 트랜지스터의 게이트폭은 상기 제1의 구동용 트랜지스터의 게이트폭보다 좁은 반도체 기억장치.
- 제2항에 있어서, 상기 제2의 비트선은 상기 제1의 비트선 보다도 하충의 배선층에 형성되어 있는 반도체기억장치.
- 제6항에 있어서, 상기 제2의 비트선은 실리사이드 배선인 반도체 기억장치.
- 복수의 메모리셀을 가지며, 각각이 제1도전형의 제1의 구동용 트랜지스터와 제1의 부하소자로 이루어지는제1의 인버터 및, 제1도전형의 제2의 구동용 트랜지스터와 제2의 부하소자로 이루어지는 제2의 인버터를 가지는 플립플롭회로와, 상기 제1의 인버터의 출력노드와 접속하는 제1도전형의 제1의 액세스 트랜지스터와, 상기 제2의 인버터의 출력노드와 접속하는 제1도전형의 제2의 액세스 트랜지스터를 포함한 메모리셀어레이와; 상기 메모리셀의 적어도 하나와, 상기제1과 제2의 액세스 트랜지스터를 통해서 각각 접속하는 제1과 제2의 비트선과; 상기 각 비트선과 전원과의 사이에 접속되고, 게이트에 제1의 전위가 인가되어, 상기 비트선과 전원과의 사이에 접속되는 제1의 비트선 부하 MOS 트랜지스터를포함한 비트선부하수단과; 상기 제1과 제2의 액세스 트랜지스터의 게이트에 공통으로 접속하는 워드선을 구비하고, 상기제1의 비트선 부하 MOS 트랜지스터의 전류공급 능력은 대응하는 비트선에 접속하는 액세스 트랜지스터의 전류공급 능력의5배이하이고, 또한, 상기 액세스 트랜지스터의 접속하는 구동용 트랜지스터의 전류공급능력은 상기 액세스 트랜지스터의전류공급능력 이하인 반도체기억장치.
- 제8항에 있어서, 외부신호에 따라서, 상기 워드선을 소정의 지연시간 경과후에 구동하는 워드선 구동 지연수단을 더 구비하는 반도체 기억장치.
- 제8항에 있어서, 상기 비트선 부하수단은 상기 제1의 비트선 부하 MOS 트랜지스터에 접속된 제2의 비트선 부하 MOS 트랜지스터를 더 포함하고, 상기 스태틱형 반도체기억장치는 상기 메모리셀에의 기억정보의 기록의 경우, 상기 워드선 전위를 제어해서 상기 제1과 제2의 액세스 트랜지스터를 도통시키고, 상기 제1과 제2의 비트선의 상보전위를상기 메모리셀에 전달시키는 기록동작 제어수단과, 메모리셀의 기억정보를 판독하는 경우, 상기 워드선의 전위를 제어해서 상기 제1과 제2의 액세스 트랜지스터를 도통시키고, 상기 제1과 제2의 인버터의 출력을 각각 상기 제1과 제2의 비트선에 전달시키며, 또한 상기 제2의 비트선 부하 MOS 트랜지스터의 게이트전위를 제어하는 판독동작 제어수단을 더 구비한반도체기억장치.
- 복수의 메모리셀을 가지면서, 각각이 제 1도전형의 제1의 구동용 트랜지스터와 제1의 부하소자로 이루어지는 제1의 인버터 및, 제1도전형의 제2의 구동용 트랜지스터 및 제2의 부하소자로 이루어지는 제2의 인버터를 가지는 플립플롭회로와, 상기 제1의 인버터의 출력노드와 접속하는 제1도전형의 제1의 액세스트랜지스터와, 상기 제2의 인버터의출력노드와 접속하는 제1도전형의 제2의 액세스트랜지스터를 포함한 메모리셀어레이와, 상기 메모리셀의 적어도 하나와,상기 제1과 제2의 액세스 트랜지스터를 통해서 각각 접속하는 제1, 제2의 비트선과; 상기 각 비트선과 전원과의 사이에접속되고, 상기 비트선과 전원과의 사이에 접속된 디플레이션형 MOS 트랜지스터를 포함하는 비트선부하수단과; 상기 제1과 제2의 액세스 트랜지스터의 게이트에 공통으로 접속하는 워드선과; 상기 메모리셀에의 기억정보의 기록의 경우, 상기워드선 전위를 제어해서 상기 제1과 제2의 액세스 트랜지스터를 도통시키고, 상기 제1과 제2의 비트선의 상보전위를 상기메모리셀에 전달시키는 기록동작 제어수단과; 메모리셀의 기억정보를 판독하는 경우, 상기 워드선의 전위를 제어해서 상기 제1과 제2의 액세스 트랜지스터를 도통시키고, 상기 제1과 제2의 인버터의 출력을 각각 상기 제1과 제2의 비트선에 전달시키고, 또한 상기 디플레이션형 MOS 트랜지스터의 게이트전위를 제1의 전위로 하며, 메모리셀의 기억정보의 판독동작을 행하지 않는 경우, 상기 디플레이션형 MOS 트랜지스터의 게이트전위를 제2의 전위로 하는 상기 판독동작 제어수단을더 구비한 반도체기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13147195A JP3609868B2 (ja) | 1995-05-30 | 1995-05-30 | スタティック型半導体記憶装置 |
JP95-131471 | 1995-05-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960042752A true KR960042752A (ko) | 1996-12-21 |
KR100200887B1 KR100200887B1 (ko) | 1999-06-15 |
Family
ID=15058750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960018810A KR100200887B1 (ko) | 1995-05-30 | 1996-05-30 | 낮은 전원전압 동작에서도 빠르고 안정된 동작이 가능한 스태틱형 반도체기억장치 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5673230A (ko) |
JP (1) | JP3609868B2 (ko) |
KR (1) | KR100200887B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100491578B1 (ko) * | 1995-12-21 | 2005-08-05 | 지멘스 악티엔게젤샤프트 | Srammos트랜지스터메모리셀의구동방법 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10154393A (ja) * | 1996-11-22 | 1998-06-09 | Mitsubishi Electric Corp | スタティック型半導体記憶装置 |
JPH10172287A (ja) * | 1996-12-05 | 1998-06-26 | Mitsubishi Electric Corp | スタティック型半導体記憶装置 |
JPH10242299A (ja) * | 1997-02-27 | 1998-09-11 | Nec Corp | 半導体記憶装置及びその製造方法 |
JPH1153886A (ja) * | 1997-08-05 | 1999-02-26 | Oki Micro Design Miyazaki:Kk | 半導体記憶装置 |
US6549451B2 (en) * | 1998-09-30 | 2003-04-15 | Raj Kumar Jain | Memory cell having reduced leakage current |
JP2000298986A (ja) * | 1999-02-09 | 2000-10-24 | Nec Corp | ワード線駆動電源回路 |
US6061268A (en) * | 1999-10-27 | 2000-05-09 | Kuo; James B. | 0.7V two-port 6T SRAM memory cell structure with single-bit-line simultaneous read-and-write access (SBLSRWA) capability using partially-depleted SOI CMOS dynamic-threshold technique |
US6240009B1 (en) * | 2000-02-02 | 2001-05-29 | Hewlett-Packard Company | Asymmetric ram cell |
TWI242085B (en) * | 2001-03-29 | 2005-10-21 | Sanyo Electric Co | Display device |
US6946901B2 (en) * | 2001-05-22 | 2005-09-20 | The Regents Of The University Of California | Low-power high-performance integrated circuit and related methods |
US6898111B2 (en) * | 2001-06-28 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | SRAM device |
US6707721B2 (en) * | 2002-03-13 | 2004-03-16 | Sun Microsystems, Inc. | Low power memory design with asymmetric bit line driver |
CN1774768A (zh) * | 2002-03-27 | 2006-05-17 | 加利福尼亚大学董事会 | 低功率高性能存储电路及相关方法 |
JP4278338B2 (ja) | 2002-04-01 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP2004103851A (ja) * | 2002-09-10 | 2004-04-02 | Renesas Technology Corp | スタティック型半導体記憶装置 |
DE10255102B3 (de) * | 2002-11-26 | 2004-04-29 | Infineon Technologies Ag | SRAM-Speicherzelle mit Mitteln zur Erzielung eines vom Speicherzustand unabhängigen Leckstroms |
JP4167127B2 (ja) * | 2003-05-29 | 2008-10-15 | 沖電気工業株式会社 | 半導体集積装置 |
JP2004362695A (ja) * | 2003-06-05 | 2004-12-24 | Renesas Technology Corp | 半導体記憶装置 |
WO2006083034A1 (ja) * | 2005-02-03 | 2006-08-10 | Nec Corporation | 半導体記憶装置及びその駆動方法 |
JP2007234073A (ja) * | 2006-02-27 | 2007-09-13 | Fujitsu Ltd | 半導体記憶装置 |
US7417889B2 (en) * | 2006-02-27 | 2008-08-26 | International Business Machines Corporation | Independent-gate controlled asymmetrical memory cell and memory using the cell |
US7313012B2 (en) * | 2006-02-27 | 2007-12-25 | International Business Machines Corporation | Back-gate controlled asymmetrical memory cell and memory using the cell |
US7483327B2 (en) * | 2006-03-02 | 2009-01-27 | Freescale Semiconductor, Inc. | Apparatus and method for adjusting an operating parameter of an integrated circuit |
US7362606B2 (en) | 2006-03-29 | 2008-04-22 | International Business Machines Corporation | Asymmetrical memory cells and memories using the cells |
US7545670B2 (en) * | 2007-07-10 | 2009-06-09 | Sony Computer Entertainment Inc. | Dual word line or floating bit line low power SRAM |
US7616509B2 (en) | 2007-07-13 | 2009-11-10 | Freescale Semiconductor, Inc. | Dynamic voltage adjustment for memory |
US7609542B2 (en) * | 2007-07-25 | 2009-10-27 | International Business Machines Corporation | Implementing enhanced SRAM read performance sort ring oscillator (PSRO) |
US7894280B2 (en) * | 2007-10-31 | 2011-02-22 | Texas Instruments Incorporated | Asymmetrical SRAM cell with separate word lines |
US7948791B1 (en) | 2009-01-15 | 2011-05-24 | Xilinx, Inc. | Memory array and method of implementing a memory array |
US7864562B2 (en) * | 2009-03-02 | 2011-01-04 | The Regents Of The University Of Michigan | Integrated circuit memory access mechanisms |
JP2011008858A (ja) * | 2009-06-25 | 2011-01-13 | Fujitsu Ltd | 半導体記憶装置 |
US8559213B2 (en) * | 2009-08-13 | 2013-10-15 | Southeast University | Sub-threshold memory cell circuit with high density and high robustness |
JP5711612B2 (ja) * | 2011-05-24 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8593861B2 (en) | 2011-10-10 | 2013-11-26 | International Business Machines Corporation | Asymmetric memory cells |
US9165642B2 (en) * | 2013-01-22 | 2015-10-20 | Stmicroelectronics International N.V. | Low voltage dual supply memory cell with two word lines and activation circuitry |
CN104183268B (zh) * | 2013-05-21 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 静态随机存储器结构 |
US9496854B2 (en) | 2015-03-10 | 2016-11-15 | International Business Machines Corporation | High-speed latch circuits by selective use of large gate pitch |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4461963A (en) * | 1982-01-11 | 1984-07-24 | Signetics Corporation | MOS Power-on reset circuit |
US4516225A (en) * | 1983-02-18 | 1985-05-07 | Advanced Micro Devices, Inc. | MOS Depletion load circuit |
JPH0734311B2 (ja) * | 1986-01-21 | 1995-04-12 | 株式会社東芝 | メモリセル |
US4995001A (en) * | 1988-10-31 | 1991-02-19 | International Business Machines Corporation | Memory cell and read circuit |
EP0608967A3 (en) * | 1989-02-18 | 1994-08-24 | Sony Corporation | Memory devices |
JP3015186B2 (ja) * | 1991-03-28 | 2000-03-06 | 三菱電機株式会社 | 半導体記憶装置とそのデータの読み出しおよび書き込み方法 |
JPH07169290A (ja) * | 1993-12-14 | 1995-07-04 | Nec Corp | 半導体記憶装置 |
JPH07176633A (ja) * | 1993-12-20 | 1995-07-14 | Nec Corp | Cmos型スタティックメモリ |
JP3126573B2 (ja) * | 1993-12-24 | 2001-01-22 | シャープ株式会社 | 半導体装置及びその製造方法 |
-
1995
- 1995-05-30 JP JP13147195A patent/JP3609868B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-16 US US08/602,666 patent/US5673230A/en not_active Expired - Lifetime
- 1996-05-30 KR KR1019960018810A patent/KR100200887B1/ko not_active IP Right Cessation
-
1997
- 1997-02-26 US US08/806,176 patent/US5774393A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100491578B1 (ko) * | 1995-12-21 | 2005-08-05 | 지멘스 악티엔게젤샤프트 | Srammos트랜지스터메모리셀의구동방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100200887B1 (ko) | 1999-06-15 |
US5774393A (en) | 1998-06-30 |
US5673230A (en) | 1997-09-30 |
JP3609868B2 (ja) | 2005-01-12 |
JPH08329681A (ja) | 1996-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960042752A (ko) | 낮은 전원전압 동작에서도 빠르고 안정된 동작이 가능한 스태틱형 반도체기억장치 | |
US4096584A (en) | Low power/high speed static ram | |
TWI485705B (zh) | 具備列式讀取及/或寫入輔助電路之記憶體電路 | |
US5289432A (en) | Dual-port static random access memory cell | |
US5740102A (en) | Data retention circuit and semiconductor memory device using the same | |
KR970023375A (ko) | 데이터 유지회로 | |
JP2006059523A (ja) | メモリーセル | |
US7613032B2 (en) | Semiconductor memory device and control method thereof | |
GB2162394A (en) | Mos static ram | |
US20110216610A1 (en) | Semiconductor device and data processor | |
US5490111A (en) | Semiconductor integrated circuit device | |
US4987560A (en) | Semiconductor memory device | |
KR910003389B1 (ko) | 반도체 메모리장치 | |
US6859386B2 (en) | Semiconductor memory device with memory cell having low cell ratio | |
CN112530491A (zh) | 静态随机存取存储器装置 | |
US20090213641A1 (en) | Memory with active mode back-bias voltage control and method of operating same | |
US5570312A (en) | SRAM cell using word line controlled pull-up NMOS transistors | |
KR20000052483A (ko) | 감소된 표면적을 갖는 sram 메모리 셀 | |
KR970071827A (ko) | 저 전압, 저 전력 스태틱 랜덤 억세스 메모리 셀 | |
US10395700B1 (en) | Integrated level translator | |
US7158404B2 (en) | Power management circuit and memory cell | |
KR20010012678A (ko) | 메모리 셀을 가진 반도체 장치 | |
JPH08129891A (ja) | メモリセル回路 | |
US5838606A (en) | Three-transistor static storage cell | |
US6316812B1 (en) | Static semiconductor memory device with expanded operating voltage range |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080225 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |