KR960039304A - 고집적 메모리 패키지 - Google Patents

고집적 메모리 패키지 Download PDF

Info

Publication number
KR960039304A
KR960039304A KR1019950008504A KR19950008504A KR960039304A KR 960039304 A KR960039304 A KR 960039304A KR 1019950008504 A KR1019950008504 A KR 1019950008504A KR 19950008504 A KR19950008504 A KR 19950008504A KR 960039304 A KR960039304 A KR 960039304A
Authority
KR
South Korea
Prior art keywords
semiconductor memory
substrate
memory package
chip
joint material
Prior art date
Application number
KR1019950008504A
Other languages
English (en)
Other versions
KR0163310B1 (ko
Inventor
권영도
김정진
정도수
송영희
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950008504A priority Critical patent/KR0163310B1/ko
Publication of KR960039304A publication Critical patent/KR960039304A/ko
Application granted granted Critical
Publication of KR0163310B1 publication Critical patent/KR0163310B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 고집적 메모리 반도체 패키지를 구성하는 단위 패키지에 있어서, 상부칩과 하부칩이 하나의 공통기판의 상하면에 장착되고, 상기 기판은 조인트재에 의해 리드프레임의 내부리드와 연결되는 것을 특징으로 하거나 복수개의 상부칩이 기판의 상면에 장착되고, 하나의 하부칩이 상기 기판의 하면에 장착되고, 상기 기판은 조인트재에 의해 리드프레임의 내부리드와 연결되는 것을 특징으로 하는 기존의 어셈블리 공정을 이용하면서도 고집적 메모리 반도체 패키지의 제작이 가능하게 하며, 각각의 장치의 상호접속 길이를 줄임으로써 고성능의 패키지를 제공하고, 전술한 결점을 제거하는 효과를 나타내는 것을 특징으로 한다.

Description

고집적 메모리 패키지
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 제1실시예로써 동일칩을 실장한 적층칩의 단면도.
제6도는 본 발명에 따른 제2실시예로써 동일칩을 실장한 적층칩의 단면도.
제7도는 본 발명에 따른 제3실시예로써 이종칩을 실장한 적층칩의 단면도.

Claims (23)

  1. 고집적 메모리 반도체 패키지를 구성하는 동종칩의 단위 패키지에 있어서, 상부칩과 하부칩이 하나의 공통 기판의 상하면에 장착되고, 상기 기판은 조인트재에 의해 리드프레임의 내부리드와 연결되는 것을 특징으로 하는 반도체 메모리 패키지.
  2. 제1항에 있어서, 상기 상부칩과 상기 기판의 상면을 접착제로 접착하는 것을 특징으로 하는 반도체 메모리 패키지.
  3. 제1항에 있어서, 상기 기판의 상면에 본딩영역 금속패턴을 갖는 것을 특징으로 하는 반도체 메모리 패키지.
  4. 제3항에 있어서, 상기 본딩영역 금속패턴과 상기 상부칩이 와이어선으로 연결되는 것을 특징으로 하는 반도체 메모리 패키지.
  5. 제1항에 있어서, 상기 하부칩과 상기 기판의 하면을 접착제로 접착하는 것을 특징으로 하는 반도체 메모리 패키지.
  6. 제5항에 있어서, 상기 접착제에 의해서 접착된 기판의 하면에 에폭시 계열의 수지를 코팅하는 것을 특징으로 하는 반도체 메모리 패키지.
  7. 제5항에 있어서, 상기 기판의 하면에 본딩영역 금속패턴이 형성되는 것을 특징으로 하는 반도체 메모리 패키지.
  8. 제7항에 있어서, 상기 본딩영역 금속패턴과 상기 하부칩이 와이어선으로 연결되는 것을 특징으로 하는 반도체 메모리 패키지.
  9. 제1항에 있어서, 상기 하부칩과 상기 기판의 하면을 범프로 연결되는 것을 특징으로 하는 반도체 메모리 패키지.
  10. 제1항에 있어서, 상기 조인트재가 상기 기판의 상면 또는 하면의 일면에 형성되는 것을 특징으로 하는 반도체 메모리 패키지.
  11. 제10항에 있어서, 상기 조인트재가 은 에폭시인 것을 특징으로 하는 반도체 메모리 패키지.
  12. 제11항에 있어서, 상기 조인트재가 금/주석 도금막인 것을 특징으로 하는 반도체 메모리 패키지.
  13. 제1항 및 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 기판의 상면 또는 하면이 조인트재와 연결되는 것을 특징으로 하는 반도체 메모리 패키지.
  14. 고집적 메모리 반도체 패키지를 구성하는 이종칩의 단위 패키지에 있어서, 복수개의 상부칩이 기판의 상면에 장착되고, 하나의 하부칩이 상기 기판의 하면에 장착되고, 상기 기판은 조인트재에 의해 리드프레임의 내부리드와 연결되는 것을 특징으로 하는 반도체 메모리 패키지.
  15. 제14항에 있어서, 상기 복수개의 상부칩이 이격·정렬되어 있는 것을 특징으로 하는 반도체 메모리 패키지.
  16. 제14항에 있어서, 상기 복수개의 상부칩과 상기 기판의 상면이 접착제로 접착되는 것을 특징으로 하는 반도체 메모리 패키지.
  17. 제14항에 있어서, 상기 기판의 상면에 복수개의 본딩영역 금속패턴을 갖는 것을 특징으로 하는 반도체 메모리 패키지.
  18. 제17항에 있어서, 각 상부칩은 상기 본딩영역 금속패턴과 와이어선으로 연결되는 것을 특징으로 하는 반도체 메모리 패키지.
  19. 제14항에 있어서, 상기 하부칩과 상기 기판의 하면이 범프로 연결되는 것을 특징으로 하는 반도체 메모리 패키지.
  20. 제14항에 있어서, 상기 조인트재는 상기 기판의 상면 또는 하면의 일면에 형성되는 것을 특징으로 하는 반도체 메모리 패키지.
  21. 제20항에 있어서, 상기 조인트재가 온 에폭시인 것을 특징으로 하는 반도체 메모리 패키지.
  22. 제20항에 있어서, 상기 조인트재가 금/주석 도금막인 것을 특징으로 하는 반도체 메모리 패키지.
  23. 제14항 및 제20항 내지 제22항 중 어느 한 항에 있어서, 상기 기판의 상면 또는 하면이 조인트재와 연결되는 것을 특징으로 하는 반도체 메모리 패키지.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950008504A 1995-04-12 1995-04-12 고집적 메모리 패키지 KR0163310B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950008504A KR0163310B1 (ko) 1995-04-12 1995-04-12 고집적 메모리 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008504A KR0163310B1 (ko) 1995-04-12 1995-04-12 고집적 메모리 패키지

Publications (2)

Publication Number Publication Date
KR960039304A true KR960039304A (ko) 1996-11-25
KR0163310B1 KR0163310B1 (ko) 1998-12-01

Family

ID=19411989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008504A KR0163310B1 (ko) 1995-04-12 1995-04-12 고집적 메모리 패키지

Country Status (1)

Country Link
KR (1) KR0163310B1 (ko)

Also Published As

Publication number Publication date
KR0163310B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR920010853A (ko) 수지봉지형 반도체장치
KR970077556A (ko) 적층형 반도체 패키지
KR970053214A (ko) 다중 레벨 스택 집적된 회러칩 어셈블리
KR970077540A (ko) 칩 사이즈 패키지의 제조방법
KR980006167A (ko) 버텀리드 반도체 패키지
KR950007068A (ko) 적층형 반도체 장치의 제조방법 및 그에 따른 반도체 패키지
KR960039304A (ko) 고집적 메모리 패키지
KR940005200A (ko) 배선기판상의 배선표면 처리방법
KR970008537A (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
KR970077563A (ko) 적층칩 볼 그리드 어레이
KR970053689A (ko) 칩 사이즈 패키지의 구조 및 제조방법
KR970013233A (ko) 기판을 이용한 센터 패드(center pad)형태의 칩이 적용된 멀티칩 패키지
KR970053641A (ko) 반도체 패키지
KR970077544A (ko) 덮개의 기능을 겸비하는 칩이 접착된 기판을 이용한 적층형 볼그리드 어레이 패키지
KR0129132Y1 (ko) I.c 패캐이지
KR930007920Y1 (ko) 양면 박막회로판을 갖는 이중 패키지 구조
KR940010298A (ko) 반도체 패키지 및 그의 제조방법
KR970053756A (ko) 반도체 패키지
KR970053713A (ko) 멀티칩 패키지(multichip package)의 제조 방법
KR970024031A (ko) 복수개의 반도체 칩을 갖는 리드 온 칩 패키지(Lead On Chip Package)
KR100406447B1 (ko) 반도체패키지 및 그 제조방법
KR970072363A (ko) Bga 반도체 패키지의 pcb 기판 구조
KR970053186A (ko) 스터드 범프를 이용한 인터콘넥션 방법
KR940008052A (ko) 반도체 패키지
KR970003893A (ko) 패드리스 리드프레임과 이를 이용한 플라스틱 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee