KR960036035A - 반도체 집적회로장치 - Google Patents

반도체 집적회로장치 Download PDF

Info

Publication number
KR960036035A
KR960036035A KR1019960033377A KR19960033377A KR960036035A KR 960036035 A KR960036035 A KR 960036035A KR 1019960033377 A KR1019960033377 A KR 1019960033377A KR 19960033377 A KR19960033377 A KR 19960033377A KR 960036035 A KR960036035 A KR 960036035A
Authority
KR
South Korea
Prior art keywords
poly
source
drain
integrated circuit
circuit device
Prior art date
Application number
KR1019960033377A
Other languages
English (en)
Other versions
KR100216882B1 (ko
Inventor
정태섭
Original Assignee
정태섭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정태섭 filed Critical 정태섭
Priority to KR1019960033377A priority Critical patent/KR100216882B1/ko
Publication of KR960036035A publication Critical patent/KR960036035A/ko
Application granted granted Critical
Publication of KR100216882B1 publication Critical patent/KR100216882B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 캐드 장비를 사용하여 자동으로 배치 및 배선을 하는 스탠다드셀에 사용되는 반도체 집적회로장치에 관한 것이다.
트랜지스터의 제1드레인/소스 및 제2드레인/소스를 형성하는 제1확산영역 (11, 12). 반도체 기판에 전원을 공급하는 제1, 제2기판확산영역(13, 14). 제1확산영역 상부에 상호 소정간격 이격된체 나란한 제1, 제2폴리실리콘(P1, P2) 및 소정 각도 경사지고 제1, 제2폴리실리콘의 각 단부를 연결하는 제3폴리실리콘(P3)으로 구성된 게이트부(G1), 제1폴리실리콘(P1)과 나란하게 제1드레인/소스에 신호를 공급하기 위한 제1콘택부(C1), 제2폴리실리콘(P2)과 나란하게 2드레인/소스에 신호를 공급하기 위한 제2콘택부(C2)로 구성된다.

Description

반도체 집적회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본발명의 낸드 게이트셀 구조.

Claims (13)

  1. 제1드레인/소스, 제2드레인/소스 및 게이트로 구성된 다수의 트랜지스터들로 형성된 기본셀들을 갖는 스탠다드셀에 있어서, 상기의 게이트는 상호 소정간격 이격된체 나란한 제1, 제2폴리부 및 소정각도 경사지고 상기 제1, 제2폴리부의 각 단부를 연결하는 제3폴리부를 가지며, 상기의 제1폴리부와 나란하게 상기의 제1드레인/소스에 신호를 공급하기 위한 제1콘택부를 구비한 것을 특징으로 하는 반도체집적회로장치.
  2. 제1항에 있어서, 상기의 제2폴리부와 나란하게 상기의 제2드레인/소스에 신호를 공급하기 위한 제2콘택부를 더 구비한 것을 특징으로 하는 반도체집적회로장치.
  3. 다수의 트랜지스터들로 구성된 기본셀들을 갖는 스탠다드셀에 있어서, 상기 각 트랜지스터의 제1드레인/소스 및 제2드레인/소스를 형성하는 제1확산영역; 반도체 기판에 전원을 공급하는 제1, 제2기판확산영역; 상기의 제1확산영역 상부에 상호 소정간격 이격된체 나란한 제1, 제2폴리 및 소정각도 경사지고 상기 제1, 제2폴리의 각 단부를 연결하는 제3폴리로 구성된 게이트부; 상기의 제1폴리와 나란하게 상기의 제1드레인/소스에 신호를 공급하기 위한 제1콘택부를 구비한 것을 특징으로 하는 반도체집적회로장치.
  4. 제3항에 있어서, 상기의 제2폴리와 나란하게 상기의 제2드레인/소스에 신호를 공급하기 위한 제2콘택부를 더 구비한 것을 특징으로 하는 반도체집적회로장치.
  5. 제3항에 있어서, 상기의 기판확산영역은 상기 각 기본셀의 가장자리에 형성된 것을 특징으로 하는 반도체집적회로장치.
  6. 제3항에 있어서, 상기의 제1기판확산영역은 상기 각 기본셀의 상단부 가장자리에 형성된 것을 특징으로 하는 반도체집적회로장치.
  7. 제3항에 있어서, 상기의 제2기판확산영역은 상기 각 기본셀의 하단부 가장자리에 형성된 것을 특징으로 하는 반도체집적회로장치.
  8. 제1드레인/소스 및 제2드레인/소스를 형성하는 제1확산영역, 반도체 기판에 전원을 공급하는 제1, 제2기판확산영역 및 상기의 제1확산영역 상부에 게이트를 형성하여 다수의 트랜지스터들로 구성된 기본 셀들을 갖는 스탠다드셀에 있어서, 상기의 제1확산영역에 선접촉되는 선을 기준축이라 하면, 상기 기준축의 일측면에 상기 기준축과 나란하게 형성되는 제1폴리부; 상기 기준축의 타측면에 상기 기준축과 나란하게 형성되는 제2폴리부; 상기 기준축을 가로질러 상기 제1, 제2폴리부의 각 단부를 연결하는 제3폴리부; 및 상기의 제1폴리부와 나란하게 상기의 제1드레인/소스에 신호를 공급하기 위한 제1콘택부를 구비한 것을 특징으로 하는 반도체집적회로장치.
  9. 제8항에 있어서, 상기의 제2폴리부와 나란하게 상기의 제2드레인/소스에 신호를 공급하기 위한 제2콘택부를 더 구비한 것을 특징으로 하는 반도체집적회로장치.
  10. 제8항에 있어서, 상기의 제3폴리부는 상기의 기준축을 기준으로 소정각도 경사진 것을 특징으로 하는 반도체집적회로장치.
  11. 제8항에 있어서, 상기의 기판확산영역은 상기 각 기본셀의 가장자리에 형성된 것을 특징으로 하는 반도체집적회로장치.
  12. 제8항에 있어서, 상기의 제1기판확산영역은 상기 각 기본셀의 상단부 가장자리에 형성된 것을 특징으로 하는 반도체집적회로장치.
  13. 제8항에 있어서, 상기의 제2기판확산영역은 상기 각 기본셀의 하단부 가장자리에 형성된 것을 특징으로 하는 반도체집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960033377A 1996-08-12 1996-08-12 반도체 집적회로장치 KR100216882B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960033377A KR100216882B1 (ko) 1996-08-12 1996-08-12 반도체 집적회로장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960033377A KR100216882B1 (ko) 1996-08-12 1996-08-12 반도체 집적회로장치

Publications (2)

Publication Number Publication Date
KR960036035A true KR960036035A (ko) 1996-10-28
KR100216882B1 KR100216882B1 (ko) 1999-10-01

Family

ID=19469328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033377A KR100216882B1 (ko) 1996-08-12 1996-08-12 반도체 집적회로장치

Country Status (1)

Country Link
KR (1) KR100216882B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220124767A (ko) * 2021-02-05 2022-09-14 창신 메모리 테크놀로지즈 아이엔씨 표준 셀 레이아웃 템플릿 및 반도체 구조물

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209745A (ja) * 1990-01-11 1991-09-12 Fujitsu Ltd スタンダード・セル方式のレイアウト方法

Also Published As

Publication number Publication date
KR100216882B1 (ko) 1999-10-01

Similar Documents

Publication Publication Date Title
KR890702254A (ko) 집적회로 트랜치 셀
KR950021539A (ko) 반도체 집적 회로
KR970003276A (ko) 반도체메모리소자의 전기휴즈셀
KR940010352A (ko) 반도체기억장치
KR850002670A (ko) 마스터 슬라이스 반도체 장치
KR960036075A (ko) 반도체 장치
KR900004022A (ko) 불휘발성 반도체 기억장치
KR930003235A (ko) 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치
KR900002462A (ko) 반도체 장치
KR950015830A (ko) 트랜지스터 및 수직형 트랜지스터
KR950010098A (ko) 반도체 기억장치
KR930009044A (ko) 반도체 장치
KR960036028A (ko) 정전 방전 현상에 의한 손상을 방지할 수 있는 반도체 장치
KR960036035A (ko) 반도체 집적회로장치
EP0239250A3 (en) Short channel mos transistor
KR980006260A (ko) 반도체 장치의 보호 소자
KR960030442A (ko) 파워 금속 산화막 반도체(mos) 트랜지스터
KR980006276A (ko) 가변 드레인 전류형 트랜지스터를 갖는 반도체 장치
KR910021032A (ko) 바이씨모스 로직 어레이
KR970053284A (ko) 플랫 nor형 마스크 rom
KR920000130A (ko) 반도체기억장치
KR920022535A (ko) 반도체 집적 회로
KR19980084806A (ko) 반도체 소자의 구동 트랜지스터 레이아웃 방법
KR960043228A (ko) 반도체집적회로장치 및 그 제조방법
KR970063756A (ko) 불휘발성 메모리셀 어레이

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition

Free format text: OPPOSITION NUMBER: 101999000476; OPPOSITION DATE: 19991231

O132 Decision on opposition [patent]
O074 Maintenance of registration after opposition [patent]: final registration of opposition
J204 Request for invalidation trial [patent]
J204 Request for invalidation trial [patent]
J202 Request for trial for correction [limitation]
J301 Trial decision

Free format text: TRIAL DECISION FOR CORRECTION REQUESTED 20020622

Effective date: 20020731

Free format text: TRIAL NUMBER: 2002100001850; TRIAL DECISION FOR CORRECTION REQUESTED 20020622

Effective date: 20020731

J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20011129

Effective date: 20021129

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20011108

Effective date: 20021129

Free format text: TRIAL NUMBER: 2001100002057; TRIAL DECISION FOR INVALIDATION REQUESTED 20011108

Effective date: 20021129

Free format text: TRIAL NUMBER: 2001100002218; TRIAL DECISION FOR INVALIDATION REQUESTED 20011129

Effective date: 20021129

G171 Publication of correction by opposition
LAPS Lapse due to unpaid annual fee