KR960035920A - 반도체장치 제조방법 - Google Patents
반도체장치 제조방법 Download PDFInfo
- Publication number
- KR960035920A KR960035920A KR1019950004394A KR19950004394A KR960035920A KR 960035920 A KR960035920 A KR 960035920A KR 1019950004394 A KR1019950004394 A KR 1019950004394A KR 19950004394 A KR19950004394 A KR 19950004394A KR 960035920 A KR960035920 A KR 960035920A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- layer
- epitaxial layer
- epitaxial
- semiconductor device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims abstract 4
- 238000000034 method Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract 3
- 239000010703 silicon Substances 0.000 claims abstract 3
- 230000002265 prevention Effects 0.000 claims 4
- 150000004767 nitrides Chemical class 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- -1 oxygen ions Chemical class 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체장치 제조방법에 관한 것으로, SOI 구조에서의 ESD 및 EOS 특성을 벌크실리콘수준으로 향상시킬 수 있도록 한 것이다.
본 발명은 내부에 절연층이 형성된 기판 상부에 선택적으로 에피택셜층을 성장시키는 단계와, 상기 에피택셜층 상부에 ESD보호회로를 형성하고, 에피택셜층이 성장되는 않는 기판영역 상부에 내부회로를 형성하는 단계로 이루어진 반도체 장치 제조방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2도는 본 발명의 일실시예에 의한 ESD보호회로를 갖춘 SOI구조의 MOSFET 제조방법을 도시한 공정순서도, 제 3도는 본 발명의 다른 실시예에 의한 ESD보호회로를 갖춘 SOI구조의 MOSFET 제조방법을 도시한 공정순서도.
Claims (4)
- 내부에 절연층이 형성된 기판 상부에 선택적으로 에피택셜층을 성장시키는 단계와, 상기 에피택셜층 상부에 ESD보호회로를 형성하고, 애피택셜층이 성장되지 않은 기판영역 상부에 내부회로를 형성하는 단계로 이루어진 것을 특징으로 하는 반도체장치 제조방법.
- 실리콘기판상의 선택적으로 에피택셜 성장방지층을 형성하는 공정과, 산소이온을 주입하여 실리콘기판내에 매몰산화막을 형성하는 공정, 상기 에피택셜 성장방지층이 형성되지 않은 기판영역에 에피택셜층을 선택적으로 성장시키는 공정, 상기 에피택셜 성장방지층을 제거하는 공정, 및 상기 에피택셜층 상부에 패드 및 ESD보호회로를 형성하고, 그외의 기판영역 상부에 내부회로를 형성하는 공정을 이루어진 것을 특징으로 하는 반도체장치 제조방법.
- 제 2항에 있어서, 상기 에피택셜 성장방지층을 필드산화막으로 형성하는 것을 특징으로하는 반도체장치 제조방법.
- 제 2항에 있어서, 상기 에피택셜 성장방지층은 질화막으로 형성하는 것을 특징으로 하는 반도체장치 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004394A KR0161891B1 (ko) | 1995-03-03 | 1995-03-03 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004394A KR0161891B1 (ko) | 1995-03-03 | 1995-03-03 | 반도체장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960035920A true KR960035920A (ko) | 1996-10-28 |
| KR0161891B1 KR0161891B1 (ko) | 1998-12-01 |
Family
ID=19409196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950004394A KR0161891B1 (ko) | 1995-03-03 | 1995-03-03 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0161891B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8551841B2 (en) * | 2012-01-06 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | IO ESD device and methods for forming the same |
-
1995
- 1995-03-03 KR KR1019950004394A patent/KR0161891B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0161891B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005383A (ko) | 반도체장치 및 그 제조방법 | |
| KR980006136A (ko) | 집적회로 및 그 제조공정 | |
| ATE511701T1 (de) | Verfahren zur herstellung einer schottky varicap diode | |
| KR950012686A (ko) | 반도체장치 및 그 제조방법 | |
| KR960035920A (ko) | 반도체장치 제조방법 | |
| KR960012302A (ko) | Soi형 반도체장치 및 그 제조방법 | |
| KR960042931A (ko) | Soi 구조를 갖는 반도체장치의 제조방법 | |
| KR960026594A (ko) | 반도체 장치의 소자 분리방법 | |
| KR940012574A (ko) | 소자분리용 절연막 형성방법 | |
| KR920013668A (ko) | 반도체 장치의 소자격리 방법 | |
| KR970054360A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR970053470A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR960039270A (ko) | 반도체소자 격리막 및 그 제조방법 | |
| KR920017213A (ko) | 반도체 장치의 소자격리 방법 | |
| KR970008471A (ko) | 반도체소자 제조방법 | |
| KR910005472A (ko) | 반도체 소자의 dc 제조 방법 | |
| KR960019650A (ko) | 반도체장치의 격리방법 | |
| KR950002025A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR970053499A (ko) | 반도체 장치의 아이솔레이션 방법 | |
| KR970023887A (ko) | 모스펫 제조방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR960012573A (ko) | 트랜지스터 및 그 제조방법 | |
| KR960019611A (ko) | 반도체소자 제조방법 | |
| KR960043104A (ko) | 반도체 장치의 소자분리 방법 | |
| KR970030881A (ko) | 고내압 바이폴라 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |