KR960026390A - 반도체 소자의 질화티타늄층 형성방법 - Google Patents

반도체 소자의 질화티타늄층 형성방법 Download PDF

Info

Publication number
KR960026390A
KR960026390A KR1019940035737A KR19940035737A KR960026390A KR 960026390 A KR960026390 A KR 960026390A KR 1019940035737 A KR1019940035737 A KR 1019940035737A KR 19940035737 A KR19940035737 A KR 19940035737A KR 960026390 A KR960026390 A KR 960026390A
Authority
KR
South Korea
Prior art keywords
tin layer
forming method
titanium nitride
tin
semiconductor device
Prior art date
Application number
KR1019940035737A
Other languages
English (en)
Other versions
KR0137547B1 (ko
Inventor
박흥락
김정태
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940035737A priority Critical patent/KR0137547B1/ko
Publication of KR960026390A publication Critical patent/KR960026390A/ko
Application granted granted Critical
Publication of KR0137547B1 publication Critical patent/KR0137547B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 질화티타늄(TiN)층 형성방법에 있어서, 적어도 테트라키스디에틸아미노티타늄(TDEAT) 소스를 사용하여 TiN층을 형성하는 단계를 포함하는 것을 특징으로 하여, 불순물 함량을 최소화함으로써 박막의 특성, 특히 베리어 특성 및 전기적특성을 향상시키고, 또한 스텝커버리지 특성을 향상시켜 집적도를 증가시키는 등의 효과가 있는 TiN층 형성방법에 관한 것이다.

Description

반도체 소자의 질화티타늄층 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 및 제1B도는 본 발명에 사용되는 테트라키스디에틸 아미노티타늄(Ti(N(C2H5)2)4) 소스의 구조도.

Claims (8)

  1. 질화티타늄(TiN)층 형성방법에 있어서, 적어도 테트라키스디에틸아미노티타늄(TDEAT) 소스를 사용하여 TiN층을 형성하는 단계를 포함하는 것을 특징으로 하는 TiN층 형성방법.
  2. 제1항에 있어서, 상기 테트라키스에틸아미노티타늄(TDEAT) 소스에, NF3 개스를 더 혼합한 혼합제를 사용하여 TiN층을 형성하는 것을 특징으로 하는 TiN층 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 TiN층은, 적어도 테트라키스디에틸아미노티타늄(TDEAT) 소스를 열분해하여 형성하는 것을 특징으로 하는 TiN층 형성방법.
  4. 제1항에 있어서, 상기 TiN층은, 300℃ 이상의 어느 한 온도 하에서 형성하는 것을 특징으로 하는 TiN층 형성방법.
  5. 제4항에 있어서, 상기 TiN층은, 1000mTorr 이하의 어느 한 기압 하에서 형성하는 것을 특징으로 하는 TiN층 형성방법.
  6. 제2항에 있어서, 상기 TiN층은, 저압화학기상증착법을 이용해서 형성하는 것을 특징으로 하는 TiN층 형성방법.
  7. 제6항에 있어서, 상기 TiN층은, 250℃ 이상의 어느 한 온도 하에서 형성하는 것을 특징으로 하는 TiN층 형성방법.
  8. 제6항에 있어서, 상기 TiN층은, 0,5 내지 50Torr 이하의 어느 한 기압 하에서 형성하는 것을 특징으로 하는 TiN층 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940035737A 1994-12-21 1994-12-21 반도체 소자의 질화티타늄층 형성방법 KR0137547B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035737A KR0137547B1 (ko) 1994-12-21 1994-12-21 반도체 소자의 질화티타늄층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035737A KR0137547B1 (ko) 1994-12-21 1994-12-21 반도체 소자의 질화티타늄층 형성방법

Publications (2)

Publication Number Publication Date
KR960026390A true KR960026390A (ko) 1996-07-22
KR0137547B1 KR0137547B1 (ko) 1998-06-01

Family

ID=19402745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035737A KR0137547B1 (ko) 1994-12-21 1994-12-21 반도체 소자의 질화티타늄층 형성방법

Country Status (1)

Country Link
KR (1) KR0137547B1 (ko)

Also Published As

Publication number Publication date
KR0137547B1 (ko) 1998-06-01

Similar Documents

Publication Publication Date Title
KR960005761A (ko) 반도체장치
KR900002316A (ko) 반도체장치의 제조방법
KR970052233A (ko) 메탈 콘택 형성방법
KR970054585A (ko) 질화물계 iii-v족 화합물 반도체 소자 및 그의 제조 방법
KR960026943A (ko) 반도체장치 및 그 제조방법
KR970060371A (ko) 집적 텅스텐 실리사이드 및 처리 방법
KR970077224A (ko) 폴리사이드 게이트 형성방법
KR960026390A (ko) 반도체 소자의 질화티타늄층 형성방법
KR970077210A (ko) 텅스텐 실리사이드를 갖는 반도체소자 제조방법
KR960042961A (ko) 반도체 소자의 확산방지층 형성방법
KR980005677A (ko) 반도체 소자의 실리사이드 형성방법
KR950015593A (ko) 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법
KR970077220A (ko) 반도체장치의 게이트 패턴 형성방법
KR970043359A (ko) 티타늄 질화물 박막의 형성방법 및 그 방법에 따라 형성된 티타늄 질화물 박막
KR960026167A (ko) 반도체 소자의 콘택방법
KR910010667A (ko) 접속형성방법
KR960005797A (ko) 반도체소자 배선 형성방법
KR970072313A (ko) 반도체 금속박막의 배선방법
KR970018658A (ko) 확산방지층을 함유하는 게이트 구조 및 그 제조방법
KR970063565A (ko) 반도체 장치의 층간 절연막 형성 방법
KR940001279A (ko) 반도체의 금속배선 형성방법
KR960005798A (ko) 저저항 콘택을 갖는 비트라인 및 그 제조방법
KR940021758A (ko) 텅스텐 박막의 증착 방법
KR970030452A (ko) 산화막과 질화막으로 이루어진 충간절연막의 식각방법
KR960039194A (ko) 평탄화 절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee