KR960018602A - 자동 테스트 회로 - Google Patents

자동 테스트 회로 Download PDF

Info

Publication number
KR960018602A
KR960018602A KR1019940029345A KR19940029345A KR960018602A KR 960018602 A KR960018602 A KR 960018602A KR 1019940029345 A KR1019940029345 A KR 1019940029345A KR 19940029345 A KR19940029345 A KR 19940029345A KR 960018602 A KR960018602 A KR 960018602A
Authority
KR
South Korea
Prior art keywords
signal
clock
generating
generating means
test command
Prior art date
Application number
KR1019940029345A
Other languages
English (en)
Other versions
KR970011584B1 (ko
Inventor
황용
손선익
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940029345A priority Critical patent/KR970011584B1/ko
Priority to US08/554,698 priority patent/US5579271A/en
Priority to GB9522877A priority patent/GB2295038B/en
Priority to JP7291409A priority patent/JP3014632B2/ja
Publication of KR960018602A publication Critical patent/KR960018602A/ko
Application granted granted Critical
Publication of KR970011584B1 publication Critical patent/KR970011584B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명의 자동 테스트 회로는 메모리 장치에 포함되어 메모리 장치의 전원전압이 안정된 후 외부로부터의 클럭신호에 의한 테스트 명령으로 일괄적으로 어드레스 신호를 발생하여 라이트(WRITE) 및 리드(READ) 동작율 수행한다. 이를 위하여, 상기 자동 테스트 회로는 외부로부터 메모리 장치의 전원전압 안정화 신호 및 메모리장치의 전원전압이 안정된 이후에 외부로부터의 로우 어드레스 스트로브 신호의 클럭신호를 입력하여 테스트 명령신호를 발생하는 테스트명령신호발생수단과, 상기 테스트명령신호발생수단으로부터의 테스트 명령에 의하여 일정주기의 클럭신호를 발생하는 제1클럭발생수단과, 상기 제1클럭발생수단으로부터의 클럭신호에 의하여 로우 어드레스 신호를 생성하는 로우어드레스신호발생수단과, 상기 제1클럭발생수단으로부터의 신호에 의하여 일정주기의 클럭신호를 발생하는 제2클럭발생수단과, 상기 제2클럭발생수단으로부터의 클럭신호에 의하여 칼럼 어드레스 신호를 생성하는 칼럼어드레스신호발생수단을 구비한다.

Description

자동 테스트 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 자동 테스트 회로의 블록도.
제2도는 본 발명의 실시예에 따른 자동 테스트 회로의 일부 회로도.

Claims (3)

  1. 외부로부터 메모리 장치의 전원전압 안정화 신호 및 메모리장치의 전원전압이 안정된 이후에 외부로부터의 로우 어드레스 스트로브 신호의 클럭신호를 입력하여 테스트 명령신호를 발생하는 테스트명령신호발생수단과, 상기 테스트명령신호발생수단으로부터의 테스 명령에 의하여 일정주기의 클럭신호를 발생하는 제1클럭발생수단과, 상기 제1클럭발생수단으로부터의 클럭신호에 의하여 로우 어드레스 신호를 생성하는 로우어드레스 신호발생수단과, 상기 제1클럭발생수단으로부터의 신호에 의하여 일정주기의 클럭신호를 발생하는 제2클럭발생수단과, 상기 제2클럭발생수단으로부터의 클럭신호에 의하여 컬럼 어드레스 신호를 생성하는 칼럼어드레스 신호발생수단을 구비한 것을 특징으로 하는 자동 테스트 회로.
  2. 제1항에 있어서, 상기 테스트명령신호발생수단으로부터의 신호를 입력하여 상기 제1클럭발생수단쪽으로 공급하는 제1감지수단과, 상기 제1클럭발생수단으로부터의 신호를 입력하여 상기 제2클럭발생수단쪽으로 공급하는 제2감지수단과, 상기 제1클럭발생수단과 제2감지회로 사이에 접속되어 상기 제1클럭발생수단으로부터의 신호를 완충하여 상기 제2감지수단쪽으로 전송하는 동시에 로우 어드레스 스트로브 신호를 생성하는 제1완충수단과, 상기 제2클럭발생수단으로부터의 신호를 완충하여 칼럼 어드레스 스트로브 신호를 생성하는 제2완충수단을 추가로 구비한 것을 특징으로 하는 자동 테스트 회로.
  3. 제1항에 있어서, 상기 테스트명령발생수단이, 메모리장치의 전원전압이 안정된 이후에 외부로부터의 로우 어드레스 스트로브 신호의 클럭신호를 입력하여 일정시간을 카운터하여 타이밍 신호를 발생하는 카운티수단을 포함하는 것을 특징으로 하는 자동 테스트 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940029345A 1994-11-09 1994-11-09 자동 테스트 회로 KR970011584B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940029345A KR970011584B1 (ko) 1994-11-09 1994-11-09 자동 테스트 회로
US08/554,698 US5579271A (en) 1994-11-09 1995-11-07 Automatic test circuit for a semiconductor memory device capable of generating internal ras and cas signals, and row and column address signals
GB9522877A GB2295038B (en) 1994-11-09 1995-11-08 Test circuit for a semiconductor device
JP7291409A JP3014632B2 (ja) 1994-11-09 1995-11-09 半導体メモリ装置の自動テスト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940029345A KR970011584B1 (ko) 1994-11-09 1994-11-09 자동 테스트 회로

Publications (2)

Publication Number Publication Date
KR960018602A true KR960018602A (ko) 1996-06-17
KR970011584B1 KR970011584B1 (ko) 1997-07-12

Family

ID=19397484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029345A KR970011584B1 (ko) 1994-11-09 1994-11-09 자동 테스트 회로

Country Status (1)

Country Link
KR (1) KR970011584B1 (ko)

Also Published As

Publication number Publication date
KR970011584B1 (ko) 1997-07-12

Similar Documents

Publication Publication Date Title
KR950012454A (ko) 다수의 내부 전원을 갖는 동적 메모리장치
KR960012012A (ko) 동기형 반도체 기억 장치
KR960038989A (ko) 반도체 메모리장치
KR930010985A (ko) 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
KR910001771A (ko) 반도체 메모리 장치
KR960005605A (ko) 반도체 기억장치
KR960025733A (ko) 디램(dram) 리프레쉬 회로
KR910015999A (ko) 반도체 메모리장치
KR970051423A (ko) 반도체 메모리의 셀프 번인(Burn-in)회로
KR970029883A (ko) 고주파수 동작을 하는 반도체 메모리 장치의 테스트 회로 및 방법
KR950020710A (ko) 고속 및 저전력 데이타 읽기/쓰기 회로를 구비한 반도체 메모리
KR960018602A (ko) 자동 테스트 회로
JP3014632B2 (ja) 半導体メモリ装置の自動テスト回路
KR960018601A (ko) 자동 테스트 회로
KR970025144A (ko) 가변길이 복호화기의 메모리 인터페이스방법 및 회로
KR980004976A (ko) 반도체 메모리 장치의 클럭 발생 제어기 및 클럭 발생 제어 방법
KR940026964A (ko) 반도체 메모리 장치
KR970051264A (ko) 반도체 메모리 장치의 어드레스 발생회로
KR950009719A (ko) 디램(dram) 제어회로
KR920008759A (ko) 데이타 출력 장치
KR960018895A (ko) 캐시 메모리의 기능을 갖는 메모리 장치
KR970012717A (ko) 반도체 메모리 장치의 리프레시 회로
KR970076797A (ko) 메모리의 전원 제어 장치
KR960005604A (ko) 클럭 카운터를 구비하는 메모리 회로
JPS54123841A (en) Semiconductor integrated memory element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee