KR970012717A - 반도체 메모리 장치의 리프레시 회로 - Google Patents
반도체 메모리 장치의 리프레시 회로 Download PDFInfo
- Publication number
- KR970012717A KR970012717A KR1019950028387A KR19950028387A KR970012717A KR 970012717 A KR970012717 A KR 970012717A KR 1019950028387 A KR1019950028387 A KR 1019950028387A KR 19950028387 A KR19950028387 A KR 19950028387A KR 970012717 A KR970012717 A KR 970012717A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor memory
- refresh
- address
- memory device
- pulse
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술 분야
반도체 메모리 장치의 리프레시 회로.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 칩 내부의 독립적인 리프레시 클럭발생회로를 이용하여 제어부(CPU : Central Processing Unit)와 무관하게 리프레시 동작을 수행하여 상기 제어부의 데이터 처리 속도 및 전원 소모를 개선한다.
3. 발명의 해결 방법의 요지
반도체 메모리장치내에 리프레시 클럭만을 발생하는 클럭발생회로와 정상적인 읽기/쓰기에 관한 타이밍 펄스만을 발생하는 타이머를 개별적으로 두어 해결한다.
4. 발명의 중요한 용도
반도체 메모리 장치의 리프레시 회로에 이용된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 메모리 장치의 리프레시 회로의 구성도.
Claims (1)
- 반도체 메모리 장치의 리프레시 회로에 있어서, 읽기/쓰기 제어 신호와 제어어드레스신호와 로우 어드레스 스트로브 신호와 칼럼 어드레스 스트로브 신호의 발생을 제어하는 제어 수단과 ; 일정한 주기로 리프레시 펄스를 발생하는 펄스 발생수단과 ; 상기 펄스발생수단에 연결되며, 상기 리프레시 펄스에 인에이블될 경우 읽기/쓰기 제어 신호를 디스 인에이블시키고 카운팅 어드레스를 발생하는 어드레스카운터와 ; 상기 읽기/쓰기 제어 신호의 타이밍 펄스만을 발생하는 타이머와 ; 상기 읽기/쓰기 제어 신호의 타이밍 펄스를 입력하여 상기 반도체 메모리의 칼럼어드레스를 지정하는 칼럼디코더와 ; 상기 카운팅 어드레스와 상기 제어어드레스신호를 입력하여 상기 반도체 메모리의 로우 어드레스를 지정하는 로우 디코더와 구성됨을 특징으로 하는 반도체 메모리 리프레시 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950028387A KR100201938B1 (ko) | 1995-08-31 | 1995-08-31 | 반도체 메모리 장치의 리프레시 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950028387A KR100201938B1 (ko) | 1995-08-31 | 1995-08-31 | 반도체 메모리 장치의 리프레시 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970012717A true KR970012717A (ko) | 1997-03-29 |
| KR100201938B1 KR100201938B1 (ko) | 1999-06-15 |
Family
ID=19425729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950028387A KR100201938B1 (ko) | 1995-08-31 | 1995-08-31 | 반도체 메모리 장치의 리프레시 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100201938B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425838B1 (ko) * | 1999-10-15 | 2004-04-03 | 후다바 덴시 고교 가부시키가이샤 | 도전성 박막 패턴 기판의 제조방법 |
| KR100524059B1 (ko) * | 1998-10-01 | 2005-12-21 | 삼성전자주식회사 | 컴퓨터의 에스.티.알. 기능 지원장치 |
-
1995
- 1995-08-31 KR KR1019950028387A patent/KR100201938B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100524059B1 (ko) * | 1998-10-01 | 2005-12-21 | 삼성전자주식회사 | 컴퓨터의 에스.티.알. 기능 지원장치 |
| KR100425838B1 (ko) * | 1999-10-15 | 2004-04-03 | 후다바 덴시 고교 가부시키가이샤 | 도전성 박막 패턴 기판의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100201938B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001163A (ko) | 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치 | |
| KR940003039A (ko) | 반도체 기억장치 | |
| KR960012021A (ko) | 속도 등급이 제한되지 않은 동기 dram을 갖는 반도체 메모리 장치 | |
| KR970012701A (ko) | 워드라인 순차제어 반도체 메모리 장치 | |
| KR970012717A (ko) | 반도체 메모리 장치의 리프레시 회로 | |
| KR950020710A (ko) | 고속 및 저전력 데이타 읽기/쓰기 회로를 구비한 반도체 메모리 | |
| DE59307527D1 (de) | Integrierte Halbleiterspeicheranordnung | |
| KR100583151B1 (ko) | 쓰기 동작에서만 데이터, 데이터스트로브, 및 데이터마스크 버퍼를 활성화시키는 디디알 에스디램 | |
| JP3182174B2 (ja) | ノイマン型ｃｐｕにおけるｄｒａｍリフレッシュ方法 | |
| KR100246787B1 (ko) | 디램 리프레쉬신호 발생장치 | |
| KR930006627B1 (ko) | 데이타 출력장치 | |
| KR960035641A (ko) | 라이트 리커버리 제어회로 및 그 제어방법 | |
| KR970002657A (ko) | 에이알엠(arm) 씨피유(cpu)용 디램(dram)제어장치 | |
| KR960018602A (ko) | 자동 테스트 회로 | |
| KR930022205A (ko) | 공통메모리 억세스 제어회로 | |
| KR19990031403A (ko) | 디램의 셀프 리프레쉬 제어장치 및 방법 | |
| KR910017274A (ko) | Pc/at의 주사기와 글로버 메모리 제어 시스템 | |
| KR970023423A (ko) | 반도체 메모리장치의 워드라인 구동방법 | |
| JPH0325784A (ja) | メモリ素子 | |
| KR970007644A (ko) | 16비트 데이타 버스를 가진 디램 데이타 억세스 제어방법 및 그 회로 | |
| KR960042370A (ko) | 반도체 메모리장치의 블럭라이트 제어회로 및 블럭라이트 제어방법 | |
| KR970051217A (ko) | 반도체 메모리 장치의 모드 설정 회로 | |
| KR970076878A (ko) | 동적 메모리 장치의 테스트 회로 | |
| KR960038980A (ko) | 반도체 메모리장치 | |
| KR970063254A (ko) | 자동으로 주기가 결정되는 셀프 리프레쉬 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060227 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |