KR980004976A - 반도체 메모리 장치의 클럭 발생 제어기 및 클럭 발생 제어 방법 - Google Patents
반도체 메모리 장치의 클럭 발생 제어기 및 클럭 발생 제어 방법 Download PDFInfo
- Publication number
- KR980004976A KR980004976A KR1019960020364A KR19960020364A KR980004976A KR 980004976 A KR980004976 A KR 980004976A KR 1019960020364 A KR1019960020364 A KR 1019960020364A KR 19960020364 A KR19960020364 A KR 19960020364A KR 980004976 A KR980004976 A KR 980004976A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- internal clock
- signal
- input
- data
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
본 발명은 반도체 메모리 장치의 클럭 발생 제어기 및 클럭 발생제어 방법에 관한 것이다. 본 발명은 메모리 셀 어레이를 갖는 반도체 칩의 외부에서 제공되는 클럭에 동작하는 반도체 메모리 장치의 클럭 발생 제어기에 있어서, 입력 데이터를 데이터 라인으로 전달하는 입력 버퍼와, 상기 클럭을 입력으로하여 평시에는 상기 입력버퍼를 제어하고 상기 메모리 셀 어레이에 데이터 기입시에는 제어신호에 의해 일시 중단된 내부 클럭을 발생하는 제1내부 클럭 발생기와, 상기 데이터 라인으로부터 입력되는 데이터를 외부로 전달하는 출력 버퍼와, 상기 클럭을 입력으로하여 다른 내부 클럭을 발생하는 제2 내부 클럭 발생기와, 상기 다른 클럭을 입력으로하여 평시에는 상기 출력 버퍼를 제어하고 상기 메모리 셀 어레이에 데이터 독출시에는 제어신호에 의해 일시 중단된 클럭신호를 발생하는 DLL 및 상기 메모리 셀 어레이로부터 데이터 기입시와 독출시 상기 제1 내부 클럭 발생기 및 DLL에 제어 신호를 인가하여 상기 내부 클럭 및 DLL에서 출력되는 클럭 신호의 일시중단을 수행하기 위해 제어신호를 발생하는 CKE버퍼를 구비함으로써 고속의 독출용DLL을 사용하면서도 데이터 독출시 클럭 중단을 정확히 수행할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 반도체 메모리 장치의 클럭 발생 제어기의 블록도.
Claims (2)
- 메모리 셀 어레이를 갖는 반도체 칩의 외부에서 제공되는 클럭에 동기되어 동작되는 반도체 메모리 장치의 클럭 발생 제어기에서, 입력 데이터를 라인으로 전달하는 입력 버퍼; 상기 클럭을 입력으로하여 평시에는 상기 입력 버퍼를 제어하고 상기 메모리 셀 어레이 데이터 기입시에는 제어신호에 의해 일시중단된 내부 클럭을 발생하는 제1 내부 클럭 발생기; 상기 데이터 라인으로부터 입력되는 데이터를 외부로 전달하는 출력버퍼; 상기 클럭을 입력으로하여 다른 내부 클럭을 발생하는 제2 내부클럭 발생기; 상기 다른 클럭을 입력으로하여 평시에는 상기 출력버퍼를 제어하고 상기 메모리 셀 어레이에 데이터 독출시에는 제어신호에 의해 일시 중단된 클럭신호를 발생하는 DLL; 및 상기 메모리 셀 어레이로부터 데이터 기입시와 독출시 상기 제1 내부 클럭 발생기 및 DLL에 제어 신호를 인가하여 상기 내부 클럭 및 DLL에서 출력되는 클럭 신호의 일시 중단을 수행하기 위해 제어신호를 발생하는 CKE버퍼를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 클럭 발생 제어기.
- 메모리 셀 어레이를 갖는 반도체 칩의 외부에서 제공되는 클럭에 동기되어 동작하는 반도체 메모리 장치의 클럭 중단 방법에 있어서, 외부 클럭이 상기 반도체 메모리 장치의 제1 내부 클럭 발생기와 제2 내부 발생기에 인가되어 각각 제1 내구 클럭 신호와 제2 내부 클럭 신호가 동일한 시점에서 발생하는 단계; 상기 제2 내부 클럭 발생기에 의해 제어되는 DLL에서 상기 제1 내부 클럭 신호와 제2 내부 클럭 신호보다 바른 DLL 클럭 신호가 발생하는 단계; 상기 외부 클럭이 인가된 이후 CKE 신호가 CKE 버퍼에 인가되어 CKE 버퍼에 연결된 제1 내부 클럭 발생기의 제1 내부 클럭 신호의 일시 중단을 수행하는 단계; 및 상기 CKE 신호가 인에이블됨에 따라 CKE 버퍼에서 출력되는 제어신호가 인에이블되고 그에 따라 DLL 클럭 신호의 일시 중단 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 클럭 중단 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020364A KR980004976A (ko) | 1996-06-07 | 1996-06-07 | 반도체 메모리 장치의 클럭 발생 제어기 및 클럭 발생 제어 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020364A KR980004976A (ko) | 1996-06-07 | 1996-06-07 | 반도체 메모리 장치의 클럭 발생 제어기 및 클럭 발생 제어 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980004976A true KR980004976A (ko) | 1998-03-30 |
Family
ID=66284782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960020364A KR980004976A (ko) | 1996-06-07 | 1996-06-07 | 반도체 메모리 장치의 클럭 발생 제어기 및 클럭 발생 제어 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980004976A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100560644B1 (ko) * | 2002-01-09 | 2006-03-16 | 삼성전자주식회사 | 클럭 동기회로를 구비하는 집적회로장치 |
| KR100573534B1 (ko) * | 1998-07-14 | 2006-04-26 | 후지쯔 가부시끼가이샤 | 메모리 디바이스 |
-
1996
- 1996-06-07 KR KR1019960020364A patent/KR980004976A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100573534B1 (ko) * | 1998-07-14 | 2006-04-26 | 후지쯔 가부시끼가이샤 | 메모리 디바이스 |
| KR100560644B1 (ko) * | 2002-01-09 | 2006-03-16 | 삼성전자주식회사 | 클럭 동기회로를 구비하는 집적회로장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5026810B2 (ja) | 半導体記憶装置のアクティブサイクル制御回路及び方法 | |
| KR100884604B1 (ko) | 충분한 내부 동작 마진을 확보하기 위한 반도체 메모리장치 및 그 방법 | |
| JP4434619B2 (ja) | 半導体メモリシステム、半導体メモリのデータ書込み方法、メモリ制御回路及びメモリ制御方法 | |
| KR100812600B1 (ko) | 주파수가 다른 복수의 클럭을 사용하는 반도체메모리소자 | |
| KR960012012A (ko) | 동기형 반도체 기억 장치 | |
| JP2002007200A (ja) | メモリ制御装置及び動作切替方法並びにインターフェース装置、半導体集積チップ、記録媒体 | |
| KR100252043B1 (ko) | 반도체 메모리 장치의 칼럼 선택 신호 제어기 및 칼럼 선택제어 방법 | |
| KR940007884A (ko) | 반도체 장치 | |
| JP4027709B2 (ja) | 半導体メモリ装置の入力回路 | |
| KR980004976A (ko) | 반도체 메모리 장치의 클럭 발생 제어기 및 클럭 발생 제어 방법 | |
| TW349226B (en) | A test method of high speed memory devices in which limit conditions for the clock signals are defined | |
| KR100772540B1 (ko) | 반도체 메모리 장치 | |
| KR960038979A (ko) | 외부 입출력제어신호에 대한 입력버퍼회로의 관통전류를 제어할 수 있는 다이나믹형 반도체 기억장치 | |
| KR960019307A (ko) | 반도체 메모리장치 | |
| KR20110130883A (ko) | 라이트 레벨라이제이션 스킴을 포함하는 메모리 장치 | |
| KR20070073298A (ko) | 플래시 메모리 컨트롤러 | |
| KR20050011954A (ko) | 애디티브레이턴시를 갖는 반도체 메모리 소자 | |
| KR100455370B1 (ko) | 칼럼선택라인 디스에이블 제어회로 및 이를 이용한 반도체 메모리장치 | |
| KR0172427B1 (ko) | 반도체 메모리 장치의 확장된 데이타 출력을 갖는 쿼드 카스 모드 제어회로 | |
| KR100312967B1 (ko) | 반도체메모리소자의데이터스트로브신호를구동하기위한어드레스발생장치 | |
| KR100312968B1 (ko) | 단일칩시스템의운용방법 | |
| JPH0254496A (ja) | 半導体記億装置 | |
| KR970019066A (ko) | 동작 전류를 감소시킨 반도체 메모리장치의 데이타 입력 버퍼회로 | |
| KR20120076406A (ko) | 내부클럭 생성회로 | |
| KR100259974B1 (ko) | 동기형 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |