KR960015590A - 저전력의 스테이틱 랜덤 억세스 메모리소자 - Google Patents

저전력의 스테이틱 랜덤 억세스 메모리소자 Download PDF

Info

Publication number
KR960015590A
KR960015590A KR1019940026835A KR19940026835A KR960015590A KR 960015590 A KR960015590 A KR 960015590A KR 1019940026835 A KR1019940026835 A KR 1019940026835A KR 19940026835 A KR19940026835 A KR 19940026835A KR 960015590 A KR960015590 A KR 960015590A
Authority
KR
South Korea
Prior art keywords
node
power
random access
access memory
signal
Prior art date
Application number
KR1019940026835A
Other languages
English (en)
Other versions
KR0141933B1 (ko
Inventor
박종훈
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940026835A priority Critical patent/KR0141933B1/ko
Priority to TW083112062A priority patent/TW276361B/zh
Priority to JP7007139A priority patent/JP2740941B2/ja
Publication of KR960015590A publication Critical patent/KR960015590A/ko
Priority to US08/675,511 priority patent/US5646902A/en
Application granted granted Critical
Publication of KR0141933B1 publication Critical patent/KR0141933B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 복수개의 어드레스천이감지신호들 및 데이타입력감지신호들과 칩선택감지신호 및 쓰기모드감지신호에 응답하여 상기 파워다운신호를 발생하는 파워다운타이머를 가지는 스테이틱 랜덤 억세스 메모리장치에 관한 것으로서, 전원전압의 상승에 응답하며 상기 파워다운신호를 구동하는 파워엎감지신호를 발생하는 파워엎감지부를 구비한다.

Description

저전력의 스테이틱 랜덤 억세스 메모리소자
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 스테이틱 랜덤 억세스 메모리장치의 기능적 구성을 보여주는 블럭도.

Claims (5)

  1. 복수개의 어드레스천이감지신호를 및 데이타입력감지신호들과 칩선택감지신호 및 쓰기모드감지신호에 응답하여 상기 파워다운신호를 발생하는 파워다운타이머를 가지는 스테이틱 랜덤 억세스 메모리장치에 있어서, 전원전압의 상승에 응답하며 상기 파워다운신호를 구동하는 파워엎감지신호를 발생하는 파워엎감지부를 구비함을 특징으로 하는 스태이틱 랜덤 억세스 메모리장치.
  2. 제1항에 있어서, 상기 파워엎감지부가, 상기 전원전압과 제1노드에 연결된 캐패시터와, 상기 제1노드와 제2노드사이에 연결된 드레쉬홀드스위치와, 상기 파워엎감지신호가 발생되는 출력터미널과 상기 제2노드사이에 연결된 인버터체인과, 소정기간후에 상기 파워엎감지신호의 전압레벨을 안정시키는 수단을 구비함을 특징으로 하는 스태이틱 랜덤 억세스 메모리장치.
  3. 제2항에 있어서, 상기 드레쉬홀드스위치가, 게이트와 드레인이 상기 제2노드에 공통으로 접속되고 소오스가 상기 제1노드에 접속된 피채널 모스트랜지스터임을 특징으로 하는 스태이틱 랜덤 억세스 메모리장치.
  4. 제2항에 있어서, 상기 수단이 게이트가 상기 출력터미널에 접속되고 채널이 상기 전원전압과 상기 제2노드사이에 연결된 피채널 모스트랜지스터로 이루어짐을 특징으로 하는 스태이틱 랜덤 억세스 메모리장치.
  5. 제2항에 있어서, 상기 전원전압과 상기 제1노드사이에 연결되어 항상 턴온상태에 있는 피채널 모스트랜지스터와, 상기 제2노드와 접지전압 사이에 연결된 캐패시터를 더 구비함을 특징으로 하는 스태이틱 랜덤 억세스 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940026835A 1994-10-20 1994-10-20 저전력의 스테이틱 랜덤 억세스 메모리장치 KR0141933B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940026835A KR0141933B1 (ko) 1994-10-20 1994-10-20 저전력의 스테이틱 랜덤 억세스 메모리장치
TW083112062A TW276361B (ko) 1994-10-20 1994-12-22
JP7007139A JP2740941B2 (ja) 1994-10-20 1995-01-20 スタティックランダムアクセスメモリ素子
US08/675,511 US5646902A (en) 1994-10-20 1996-07-03 Static random access memory device with low power dissipation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940026835A KR0141933B1 (ko) 1994-10-20 1994-10-20 저전력의 스테이틱 랜덤 억세스 메모리장치

Publications (2)

Publication Number Publication Date
KR960015590A true KR960015590A (ko) 1996-05-22
KR0141933B1 KR0141933B1 (ko) 1998-07-15

Family

ID=19395500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026835A KR0141933B1 (ko) 1994-10-20 1994-10-20 저전력의 스테이틱 랜덤 억세스 메모리장치

Country Status (4)

Country Link
US (1) US5646902A (ko)
JP (1) JP2740941B2 (ko)
KR (1) KR0141933B1 (ko)
TW (1) TW276361B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468723B1 (ko) * 2001-04-27 2005-01-29 삼성전자주식회사 파워 다운 전압 제어 방법 및 장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4198201B2 (ja) 1995-06-02 2008-12-17 株式会社ルネサステクノロジ 半導体装置
US5724294A (en) * 1996-12-30 1998-03-03 Intel Corporation Self-tracking sense amplifier strobing circuit and method
KR100253282B1 (ko) * 1997-04-01 2000-05-01 김영환 메모리소자의소모전력자동감소회로
FR2766594B1 (fr) * 1997-07-24 2000-01-28 Sgs Thomson Microelectronics Dispositif de re-initialisation a commande externe pour une memoire non volatile en circuit integre
KR100269313B1 (ko) * 1997-11-07 2000-12-01 윤종용 대기시전류소모가적은반도체메모리장치
WO1999027537A1 (en) * 1997-11-21 1999-06-03 Macronix International Co., Ltd. On chip voltage generation for low power integrated circuits
US6002630A (en) * 1997-11-21 1999-12-14 Macronix International Co., Ltd. On chip voltage generation for low power integrated circuits
KR100272164B1 (ko) * 1997-12-30 2000-11-15 윤종용 모드레지스터셋회로를갖는반도체장치
US6084446A (en) * 1998-03-30 2000-07-04 Macronix International Co., Ltd. Power on reset circuit
US6101143A (en) * 1998-12-23 2000-08-08 Xilinx, Inc. SRAM shutdown circuit for FPGA to conserve power when FPGA is not in use
US6240030B1 (en) 1998-12-30 2001-05-29 Samsung Electronics Co., Ltd. Integrated circuit devices having mode selection circuits that generate a mode signal based on the magnitude of a mode control signal when a power supply signal transitions from a first state to a second state
JP3959341B2 (ja) * 2002-02-18 2007-08-15 株式会社東芝 半導体集積回路装置
KR100560942B1 (ko) 2004-12-30 2006-03-14 주식회사 하이닉스반도체 Ｐｖｔ 변화에 무관하게 안정적으로 동작하는 파워-업검출 회로 및 이를 포함하는 반도체 장치
US7602222B2 (en) * 2005-09-30 2009-10-13 Mosaid Technologies Incorporated Power up circuit with low power sleep mode operation
JP6050804B2 (ja) * 2014-11-28 2016-12-21 力晶科技股▲ふん▼有限公司 内部電源電圧補助回路、半導体記憶装置及び半導体装置
CN110060720A (zh) * 2019-04-08 2019-07-26 苏州汇峰微电子有限公司 动态随机存储器的晶体管闩锁预防系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812756B2 (ja) * 1987-06-22 1996-02-07 松下電子工業株式会社 スタチックｒａｍ回路
JPH01251496A (ja) * 1988-03-31 1989-10-06 Toshiba Corp スタティック型ランダムアクセスメモリ
US5247164A (en) * 1989-01-26 1993-09-21 Hitachi Maxell, Ltd. IC card and portable terminal
JP3142414B2 (ja) * 1993-05-06 2001-03-07 株式会社東芝 消費電流削減機能を有する半導体集積回路
US5329491A (en) * 1993-06-30 1994-07-12 Intel Corporation Nonvolatile memory card with automatic power supply configuration
US5363335A (en) * 1993-09-28 1994-11-08 Intel Corporation Nonvolatile memory with automatic power supply configuration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468723B1 (ko) * 2001-04-27 2005-01-29 삼성전자주식회사 파워 다운 전압 제어 방법 및 장치

Also Published As

Publication number Publication date
TW276361B (ko) 1996-05-21
JPH08124383A (ja) 1996-05-17
JP2740941B2 (ja) 1998-04-15
KR0141933B1 (ko) 1998-07-15
US5646902A (en) 1997-07-08

Similar Documents

Publication Publication Date Title
KR960015590A (ko) 저전력의 스테이틱 랜덤 억세스 메모리소자
KR930013994A (ko) 플래시 eeprom메모리와 함께 사용된 프로그래밍 회로의 상태를 결정하는 장치
KR960042757A (ko) 불휘발성 반도체 메모리의 데이터 독출 회로
KR850003617A (ko) 프로그램어블 리드-온리 메모리장치
KR920022293A (ko) 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치
KR910001746A (ko) 메모리 소자내의 센스 앰프 드라이버
KR880000973A (ko) 오기입 동작방지 기능을 갖는 반도체 메모리장치
KR850007156A (ko) 다이나믹형 랜덤억세스 메모리
KR970051270A (ko) 반도체 메모리 장치의 워드라인 구동 방법
KR910006994A (ko) 센스 앰프회로
KR850002641A (ko) 시프트 레지스터
KR930003150A (ko) 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치
KR920018754A (ko) 반도체 메모리 회로
KR890004495A (ko) 리셋트신호 발생회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR970063262A (ko) 펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템
KR970071824A (ko) 워드 라인 드라이버 회로
KR900005442A (ko) 반도체 기억장치
KR970029787A (ko) 지연된 전력 강하에 의한 메모리 장치 성능의 개선
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR910007134A (ko) 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체 장치
KR960038986A (ko) 반도체 메모리소자의 비트라인 풀업회로
KR970029749A (ko) 반도체 메모리 장치의 전원전압 레벨검출회로
KR970017643A (ko) 고전압 발생기를 가지는 반도체 메모리 장치의 초기 충전회로
KR920001841A (ko) 파워 온 리셋트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee