KR960010738B1 - 질화알루미늄의 다층 회로기판 제조방법 - Google Patents

질화알루미늄의 다층 회로기판 제조방법 Download PDF

Info

Publication number
KR960010738B1
KR960010738B1 KR1019920008465A KR920008465A KR960010738B1 KR 960010738 B1 KR960010738 B1 KR 960010738B1 KR 1019920008465 A KR1019920008465 A KR 1019920008465A KR 920008465 A KR920008465 A KR 920008465A KR 960010738 B1 KR960010738 B1 KR 960010738B1
Authority
KR
South Korea
Prior art keywords
firing
conductor
aluminum nitride
circuit board
laminate
Prior art date
Application number
KR1019920008465A
Other languages
English (en)
Other versions
KR920022375A (ko
Inventor
히로시 마끼하라
고지 오모떼
노부오 가메하라
미네하루 쓰까다
Original Assignee
후지쓰 가부시끼가이샤
세끼사와 요시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세끼사와 요시 filed Critical 후지쓰 가부시끼가이샤
Publication of KR920022375A publication Critical patent/KR920022375A/ko
Application granted granted Critical
Publication of KR960010738B1 publication Critical patent/KR960010738B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/50—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials
    • C04B41/51—Metallising, e.g. infiltration of sintered ceramic preforms with molten metal
    • C04B41/5133—Metallising, e.g. infiltration of sintered ceramic preforms with molten metal with a composition mainly composed of one or more of the refractory metals
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81—Coating or impregnation
    • C04B41/85—Coating or impregnation with inorganic materials
    • C04B41/88—Metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Products (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

내용 없음.

Description

질화알루미늄의 다층 회로기판 제조방법
제1도는 소성 온도와 소성된 질화 알루미늄(AlN) 회로기판의 소결된 밀도와의 관계를 나타내는 그래프.
제2도는 소성 온도와 소성된 AlN 회로기판 열도전성과의 관계를 나타내는 그래프.
제3도는 1800℃의 소성 온도에서 소성 시간과 소결된 밀도와 소성된 AlN 회로기판의 열전도율을 나타내는 그래프.
제4도는 제조된 텅스텐(W)의 회로도체의 체적 저항율과 소성을 위해 사용된 가압질소 가스 분위기의 압력과의 관계를 나타내는 그래프.
제5도는 AlN 분말 첨가량과 W 도체의 수축율과의 관계를 나타내는 그래프.
제6도는 AlN 분말 첨가량과 W 도체의 체적 저항율과의 관계를 나타내는 그래프.
제7도는 latm 정상압력하에서 행해진 종래의 소성과 3atm의 가압상태 수행된 본 발명의 소성에 의해 얻어진 W 도체의 표면의 엑스레이 회절패턴을 보여주는 그래프.
제8도는 2차 소성 분위기에 탄소를 함유하지 않는 경우에 대하여, 1차 소성 단계와 2차 소성 단계에 의해 형성된 W 도체의 표면의 X선 회절패턴을 나타내는 그래프.
제9도는 2차 소성 분위기에 탄소를 함유하는 경우에 대하여, 1차 소성 단계와 2차 소성 단계에 의해 형성된 W 도체의 표면의 X선 회절패턴을 나타내는 그래프.
본 발명은 질화 알루미늄의 다층 회로기판의 제조방법에 관한 것이다.
질화 알루미늄(Aluminum nitride ; AIN)는 반도체장치에서 사용되는 실리콘에 비하여 열전도율과 열팽창계수가 높다.
그러므로, 알루미나(Al2O3)에 대신하는 패키지(package)와 회로기판, 특히, 실리콘 반도체장치를 탑재하는 회로기판으로서 매우 유용하다.
회로는 질화 알루미늄과 함께 적절히 소성되는 텅스텐(W)으로 형성된다.
텅스텐의 회로패턴을 갖는 질화 알루미늄 다층 회로기판은 통상 이하의 순서로 소성에 의해 제조된다.
질화 알루미늄 분말 소결 첨가제, 용제 및 유기 결합제(organic binder)를 제분기에 의해 혼합하여 슬러리(slurry)를 형성하고나서, 닥터 블레이드(doctor blade)법에 의해 처리를 하여 그린시트(green sheet)를 제조한다.
복수개의 그린시트를 제조한다.
몇 개의 그린시트에는 비어 콘택트홀(via-contact hole)을 형성하고, 이 비어 택트홀에 도체 페이스트(paste) 또는 텅스텐 페이스트를 충전한다.
나모지 그린시트상에는 도체 페이스트(또는 텅스텐 페이스트)의 회로패턴을 스크린 인쇄에 의해 형성한다.
비어 콘택트홀이 1개의 그린시트에 형성되고 도체 페이스트로 충전된 후에 그린시트상에 회로패턴을 스크린 인쇄한다.
이들 그린시트를 소정개수 적층하고 가압하여 일체화한다.
이 그린시트 적층제를 건조, 가열탈지(加熱脫脂)(또는 결합제 제거)후에, 소성하여 질화 알루미늄 다층 회로기판을 형성한다.
소성을 할때는, 그린시트 적층제를 수용하는 용기등의 소성 분위기내에 공존하는 용기의 재질에 대하여 다음같은 점을 특별히 주의해야 한다.
질화 알루미늄은 예를들면, 일본 특개소 60-239366, 일본 특개평 2-212365, 일본 특개평 2-243570에 개시된 바와 같이, 1600℃ 이상의 온도에서 소성되므로, 소성중에 그린시트 적층체를 수용하는 소성 용기와 하중 셋터(load setter)는 내열성이 높은 재질로 만들어져야 한다.
이와 같은 고내열성을 갖는 실용적으로 유용한 재질로는 질화 붕소 (BN)와 그래파이트(graphite)가 있다.
그래파이트는 비교적 덜 비싸며 생산원가면에서 바람직하지만, 소성중에 탄소분위기를 발생하여 질화 알루미늄 이 분해, 승화하는 문제가 있다.
이 문제를 해결하기 위하여, 일본 특개평 2-34568에 개시된 바와 같이, 그래파이트 용기의 내면을 질화 붕소 분말로 코팅하고, 용기내의 그린시트 적층체의 주위에 질화알루미늄 분말을 충전한다. 그러나, 이 방법은 그래파이트 용기내에 그린시트 적층체의 배치에 의하여질화 알루미늄의 소성이 불균일한 경우가 있고, 소성전에 그린시트 적층체를 셋팅하는데 장시간을 요하게 되고, 충전용의 질화 알루미늄을 사용하기 때문에 추가비용이 발생한다는 결점이 있다.
질화 붕소(BN)는 이와 같은 그래파이트의 결점을 제거하기 위하여 유효하게 사용될 수 있다.
그러나, 소성 용기로서 사용될 때, BN이 회로 도체의 W내로 확산되어 붕화텅스텐(W2B)을 생성하고, 회로 도체의 저항을 증가시킨다는 점에서 문제가 있다(Proceeding of the ceramic society of Japan, 1989, Autumn, p.82).
본 발명의 목적은 상기 문제점을 해소하기 위한 것으로, 텅스텐 도체의 저항의 증가를 야기시킴이 없이 질화 붕소제의 소성 용기를 사용하여 질화 알루미늄 다층회로기판의 제조방법을 제공하는데 있다.
본 발명에 따른 목적을 달성하기 위하여, 질화 알루미늄의 그린시트를 제조하고; 텅스텐 분말로 이루어진 주 도체성분을 함유하는 도체 페이스트의 도체패턴을 상기 그린시트상에 형성하고; 상기 그린시트를 그위에 형성된 상기 도체패턴으로 적층화하여 적층체를 형성하며 : 상기 적층체를 1차 소성 단계와 2차 소성 단계의 순으로 소성시키되, 1차 소성 단계시 상기 적층체를 질화 붕소제 용기내에 놓아서 소성하는 것으로서, 상기 1차 소성 단계에서는 3atm 이상으로 가압된 질소가스 분위기와 1600℃ 이상의 온도에서 소성하고, 상기 2차 소성 단계에서는 1차 소성된 적층체를 탄소를 함유하지 않는 비산화성 분위기중에 1400℃∼1600℃의 범위의 온도에서 소성하는 단계로 구성되는 것을 특징으로 하는 질화 알루미늄의 다층 회로기판의 제조 방법이 제공된다.
상술한 바와 같이, 도체의 저항 증가의 원인은 소성중에 BN 용기에서 방출된 BN이 도체중의 W와 반응하여 붕화 텅스텐(W2B)이 형성되는 것이다.
본 발명은 가압질소 가스의 소성 분위기를 사용하여 BN 용기에 BN의 방출을 억제하고 BN과 W과의 반응을 방지하여, W 도체의 저항증가를 방지할 수 있다.
3atm 이상의 가압질소 가스 분위기중에서 소성을 행하면, W 도체의 저항증가는 거의 완전히 방지된다.
가압질소 가스 분위기의 압력 상한선은 특정될 필요는 없으나, 10atm 보다 높은 질소가스 압력은 도체 저항 증가 방지에 더 효율적이지 않고 단지 제조비용만을 상승시킨다.
따라서, 질소 가스압력은 실용상 10atm 보다 높지 않게 하는 것이 적당하다.
본 발명의 바람직한 실시예에 따르면, 종래의 소성에 불가피하게 수반되는 질화 알루미늄 회로기판의 변형과 W 도체의 박리를 더 방지하기 위하여 주의가 요구된다.
종래 공정에서는 일본 특개평 2-129076호에 개시된 바와 같이 소성후에 소결 첨가제와 불순물 산소를 소결체에서 제거할때의 기판의 변형을 방지하기 위하여 그린시트 적층체에 하중을 부하한다.
그러나, 이 방법은 그린시트 적층체의 도체패턴이 하중을 부여하는 하중 셋터(load setter)에 전사되고, 소성된 기판의 수축율이 동일한 기판의 다른 위치를 사이에서 바람직하지 않게 변화하는 점에서 문제가 있었다.
또한, 종래 공정은 AIN 기판과 그 위에 형성된 W 회로 도체가 소성중에 수축율이 다르기 때문에, 그들 사이의 밀착성이 나쁘고, 이런 현상은 AIN 기판으로부터 W 도체의 박리가 생기기 쉬운 문제가 있었다.
본 발명에 의해 이들 종래 문제점을 해결하기 위하여, 특히 AIN기판과 W 도체와의 수측율의 차이에 의한 AIN 기판의 변형과 W 도체의 박리를 방지하기 위하여, W의 도체성분을 갖고 10wt% 이하의 AIN 분말이 첨가된 도체 페이스트를 사용하는 것이 유효하다.
AlN 기판의 변형이 우선적으로 방지되어야만 할 때, AlN 분말은 3wt% 이상의 양으로 도체 페이스트내에 포함되는 것이 바람직하다.
소성된 AIN 기판의 높은 열전도를 확보하기 위하여는, 도체 페이스트의 도체패턴이 형성되어 있는 AIN 그린시트를 1600℃ 이상의 고온에서 소성하여야 한다.
통상, 이 소성은 약 2시간 동안 수행될 때 충분히 효율적이다.
BN 용기내에서 1600℃ 이상의 온도에서 수행된 1차 고온 소성후에, BN 용기를 사용하지 않고 탄소를 함유하지 않는 비산화성 가스 분위기중에서 1400℃∼1600℃의 범위의 온도에서 2차 저온 소성을 하여, 1차 고온 소성중에 형성된 W2B를 열분해시켜서 W로 되돌림으로써, 1차 고온 소성에 의한 것보다 W 도체 저항을 저하시킬 수 있다.
탄소를 함유하지 않은 소성 분위기는 도체 W와 탄소와 반응하여 고저항을 갖는 W2C가 형성되는 것을 방지함과 동시에 질화 알루미늄이 산화하여 Al2O3가 형성되는 것을 방지하기 위하여 사용된다.
탄소를 함유 하지 않는 비산화성 가스 분위기로는 수소, 질소, 아르곤 등이 있다.
[실시예 1]
1% 불순물 산소를 함유한 AIN 분말을 소결 첨가제로서 5wt%의 Y2O3분말, 용제(MEK) 및 유기 결합제(binder)(PMMA)와 배합하여 볼밀(ball mill)로 제분하여 슬러리를 형성하고나서, 닥터 블레이드법에 의하여 펼쳐서 두께 300μm, 90×90mm의 AIN 그린시트를 형성하였다.
W 분말을 용제(MEK, terpineol) 및 유기 결합제(PMMA)와 배합하고 볼밀로 제분하여 스러리를 형성하고서, 자동분쇄기로 교반하여 공기중에 MEK를 분산시킨 후 압연하여 W 페이스트를 형성하였다.
W 페이스트를 AIN 그린시트상에 스크린 인쇄하여 200μm의 폭, 40mm의 길이 및 25μm의 높이를 갖는 W 페이스트의 도체패턴을 형성하였다.
8조각의 그린시트를 50MPa의 압력과 60℃의 온도에서 적층하여 8층의 적층체를 형성하였다.
적층체를 건조시킨 후에, 600℃의 질소기류중에서 4시간 동안 탈지하여 유기 결합제를 제거한 후, BN 용기내에 넣고, 온도 1700℃, 압력 1 내지 10atm의 기압질소 가스 분위기에서 9시간 동안 소성하여 질화 알루미늄 다층 회로기판을 형성하였다.
이 질화 알루미늄 다층 회로기판의 W 도체 표면에 대하여 저항율의 측정과 X선 회절을 한 결과를 표 1에 표시하였다.
또한, AIN 그린시트에 구멍을 뚫어 관통공을 형성한 후, 이 관통공내 W 페이스트를 충전하여 비어 콘택트(Via-contacts)를 형성하고, 더욱이 AIN 그린시트상에 스크린 인쇄에 의해 W 페이스트의 도체패턴을 형성하고, 이렇게 형성된 비어 콘택트와 도체팬턴을 갖는 AIN 그린시트를 적층한 후, 탈지와 소성에 의해 알루미늄 다층 회로기판을 형성할 수가 있다.
주) W2B : 거의 W2B만 검출됨.
W2B+W : WB와 소량의 W가 검출됨.
W+W2B : W와 소량의 W2B가 검출됨.
W : 거의 W만 검출됨.
시트저항율은 시트두께 1mil(25.4μm)당 환산치로 표시하였다.
괄효안에 값들은 체적 저항값(μΩ-cm 단위)으로 시트 저항율로부터 변환된 값이다.
표 1에서 가압질소 가스 분위기, 특히 가압을 3atm 이상으로 하면, W 도체중의 WB의 형성을 효과적으로 억제하여 W 도체의 저항률의 증가를 억제함을 알 수 있다.
[실시예 2]
1% 불순물 산소를 함유한 AlN 분말을 소결 첨가제로서 5wt%의 YO분말, 용제(MEK) 및 유기 결합제(PMMA)와 배합하고 볼밀로 제분하여 슬러리를 형성하고나서, 닥터 블레이드법에 의하여 펼쳐서 두께 300μm, 90×90mm의 AlN 그린시트를 형성하였다.
AlN 분말을 W 분말에 10wt%까지의 다양한 양으로 첨가하고서, W 분말을 용제(MEK,terpineol)와 유기 결합제(PMMA)와 배합하고 볼밀로 제분하여 슬러리를 형성하였다.
그리고나서, 자동분쇄기로 교반하여 MEK를 분산시킨 후 압연하여 W 페이스트를 형성하였다.
비교를 위하여 AlN 분말을 첨가하지 않은 W 페이스트도 제조하였다.
W 페이스트를 AlN 그린시트상에 스크린 인쇄하여 200μm의 폭, 40mm의 길이 및 25μm의 높이를 갖는 W의 도체패턴을 형성한 후, 도체패턴 시트를 형성하였다. 또다른 AlN 그린시트에 구멍을 뚫어 200μm의 직경을 갖는 관통공의 형성하여 이관통공에 W 페이스트를 충전하여 비어-콘택트 시트를 형성하였다.
도체패턴 시트와 비어 콘택트 시트를 상호 적층하여 6층의 적층체를 형성하였다.
적층체를 건조시킨 후에, 600℃의 질소기류에서 4시간 동안 탈지한 후 유기 결합제를 제거하여, BN 용기내에 넣고 1400×1900℃, 압력 1∼9atm의 가압질소 가스 분위기에서 소성하여 질화 알루미늄 다층 회로기판을 형성하였다.
이 질화 알루미늄 다층 회로기판의 W 도체 표면에 대하여 저항율의 측정과 X선 회절을 하였다.
적층되지 않은 또는 단일의 그린시트를 상술한 동일 조건하에 소성하여 소성된 회로기판의 열전도율과 소결 밀도를 측정하였다.
이 측정으로부터 얻어진 결과를 이하에 상세히 설명하기로 한다.
소성 온도 및 소성 시간
제1도는 소성 온도와 소성된 AlN 기판의 소결 밀도 사이의 관계를 나타낸 것이고, 제2도는 소성 온도와 소성된 AlN 기판의 열전도율 사이의 관계를 나타낸 것이다.
제1도로부터, 이론적인 밀도와 거의 동등한 소결 밀도를 얻기 위하여는, 소성 온도가 1600℃보다 높아야만 하고, 1650℃이상의 소성 온도는 이론적인 밀도의 약 100%에 가까운 소결 밀도를 제공함을 알 수 있다.
제2도로부터, 1600℃이상의 소성 온도는 또한 180W/mk의 고열전도율을 제공함을 알 수 있다.
제3도는 1800℃의 소성 온도에서 소성 시간과 소성된 AlN 기판의 열전도율과 소결 밀도를 나타낸 것이다.
제3도로부터는 고밀도와 고열전도율을 얻기 위하여는, 소성이 바람직하게는 2시간 이상, 더 바람직하기는 3시간 이상 수행됨을 알 수 있다.
소성 압력과 W 페이스트내의 AlN 량
제4도는 소성중에 사용된 가압질소 가스 분위기의 압력과 얻어진 W 도체의 체적 저항율과 관계를 나타낸 것이다.
저항율은 1atm의 압력하에서조차 명백한 감소를 나타내며, 3atm 이상의 가압은 낮은 저항율을 안정하게 확보한다.
제4도로부터 첨가되는 AlN 분말의 양이 많을수록 저항율은 더 커지므로, 저항율을 가능한한 낮게 하는 것이 요구될때 AlN 분말의 첨가량은 필요한 최소값이어야 함을 알 수 있다.
제5도는 AlN의 첨가량과 W 도체의 수축율과의 관계를 나타낸 것이다.
W 도체의 수축율은 3wt%까지의 범위로 첨가된 소량의 AIN에서는 기판 AIN의 수축율에 급속히 접근하고, 첨가된 AIN의 양이 3wt%를 초과할 때는 느리게 접근한다.
10wt% 이상의 범위에서는 W 도체의 수축율은 AIN 기판의 수축율과 거의 동등하게 된다.
W 도체의 수축율은 AIN 기판의 열변형과 W 도체의 박리를 방지하기 위하여 기판 AIN의 수축율에 가능한한 근접하는 것이 바람직하다.
10wt% 이상 첨가된 AIN의 양은 두 개의 수축율의 그 이상의 접근을 제공하지 않는다.
가능한 낮은 저항율을 확보하기 위하여는 AIN의 첨가량은 가능한한 적은 것이 바람직하기 때문에 10wt% 이하로 하여야 한다.
제6도는 AIN 첨가량과 W 도체의 저항율 사이의 관계를 나타낸 것이다.
W 도체의 저항율은 AIN 분말이 3wt% 이상 첨가될 때 증가된다.
제7도는 각각 1atm의 정상 압력하의 질소 가스 분위기에서 소성을 행하는 종래 공정과 3atm의 가압하의 질소 가스 분위기에서 소성을 행한 본 발명의 공정에 의해서 얻어진 W 도체의 표면의 X선 회절패턴을 나타낸 것이다.
종래 정상 압력 소성에 의해 얻어진 W 도체는 WB로부터 큰 회절 피크값을 보여주고, 반면에 본 발명에 따라 가압된 소성에 의해 얻어진 도체는 단지 WB로부터 미세한 회절 피크값을 보여준다.
다시말해, WB의 형성은 본 발명의 공정에 의해 효율적으로 억제된다.
[실시예 3]
AIN 그린시트와 W페이스트를 실시예 2와 마찬가지로 제조하되, 다만 3, 10에서 20wt%까지의 범위로 변화시키고 비교를 위해 AlN의 첨가없이 W 페이스트도 준비하였다.
AlN 그린시트상에 W 페이스트를 스크린 인쇄할때에, AlN 그린시트상에 회로패턴을 인쇄하여 2층의 그린시트 적층체를 제공하고 그린시트상에 블랭크패턴(blank pattern)을 인쇄하여 4층의 적층체를 제공하였다.
이와같이 제조된 그린시트를 적층하여 8층의 적층체를 형성하였다.
이 적층체를 9시간 동안 1700℃의 온도와 3atm의 압력에서 가압 질소기류에서 소성하였다.
소성된 질화 알루미늄 다층 회로기판에 대하여 기판의 변형, 도체의 밀착강도, 및 내층의 도체 저항율을 측정하였다.
그 결과들을 표2에 요약하였다.
주) 변형(μm/100mm)
B : 5-10
A : 0-5
밀착강도(kg/cm )
C : 0-1
B : 1-2
A : 2-2.5
AA : 2.5 이상
표2로부터 기판변형은 AlN이 3wt% 이상의 양으로 첨가될 때 명백히 억제되고, W 도체의 밀착강도는 0.5wt%의 보다 작은 양의 AlN이 첨가될 때 개선되고, 내층의 도체 저항율은 AlN이 10wt%까지의 양으로 첨가될때 점진적으로 증가되고, AlN의 첨가량이 10wt%를 초과할 때 급속도로 증가함을 알 수 있다.
실시예 2 및 실시예 3에서 설명된 바람직한 실시예는 BN제 소성 용기를 사용할 때 WB의 형성으로 인한 W 도체의 저항율 증가를 방지할 뿐만 아니라 AlN 시트로부터 하중 셋터로 도체패턴이 전사되는 것을 피하고 하중 중량에 따라 AIN 기판의 수축율의 변동을 피할 수 있게 된다.
[실시예 4]
1% 불순물 산호를 함유한 AlN 분말을 소결 첨가제로서 5wt% YO분말, 용제(MEK), 유기 결합제(PMMA)와 배합하고 볼밀로 제분하여 슬러리를 형성하고나서 닥터 블레이드법에 의해 펼쳐서 두께 300μm, 90×90mm의 AlN 그린시트를 형성하였다.
AlN 분말을 W 분말에 10wt%까지 다양한 양으로 첨가하였다.
W 분말을 용제(MEK,terpineol)와 유기 결합제(PMMA)와 배합하고 볼밀로 제분하여 슬러리를 형성하고나서, 자동분쇄기로 교반하여 공기중에 MEK를 분산시킨 후, 압연하여 W 페이스트를 형성하였다. 비교를 위하여, AlN 분말을 첨가하지 않은 W 페이스트도 준비하였다.
W 페이스트를 AlN 그린시트상에 스크린 인쇄하여 200μm의 폭, 40mm의 길이 및 25μm의 높이를 갖는 도체패턴을 형성하여 도체패턴 시트를 형성하였다. 또다른 AlN 그린시트에 구멍을 뚫어 200μm의 직경을 갖는 관통공을 형성하고, 이 관통공에 W 페이스트를 충전시켜서 비어 콘택트 시트를 형성하였다.
도체패턴 시트와 비어-콘택트 시트를 상호 적층하여 8층의 적층체를 형성하였다.
이 적층체를 건조시킨 후에, 4시간 동안 600℃에서 질소기류에서 탈지하여 유기 결합체를 제거하여, BN 용기내에 놓고, BN제의 하중 셋터로 하중을 부하하여 온도 1800℃, 압력 1atm의 가압질소 분위기중에서 3시간 동안 소성하였다.
이 소성을 1차 또는 고온 소성이라고 한다.
이 적층체를 1400℃에서 1시간 동안 더 소성하여 질화 알루미늄 다층 회로기판을 형성하였다.
이 소성을 2차 또는 저온 소성이라고 한다.
2차 소성은 탄소를 함유하지 않은 수소, 질소, 또는 아르곤 가스 분위기하에서 1atm의 압력에서 실행되었다.
또한 2차 소성은 비교를 위하여 탄소를 함유하는 질소 가스 분위기에서 실행되었다.
얻어진 질화 알루미늄 다층 회로기판의 표면상에 형성된 W 도체의 표면에 대하여 X선 회절분석을 하였다.
제8도와 제9도는 탄소를 함유하는 경우와 탄소를 함유하지 않는 경우의 1차 소성과 2차 소성 상태에서 W 도체의 X선 회절패턴을 보여준다.
표 3은 1차 및 2차 소성 상태에서의 W 도체의 저항율과 1차 및 2차 소성 상태로부터의 저항율 감소 %를 요약한 것이다.
주) 저항율의 괄호안 값은 mΩ-cm 단위로 상응하는 체적 저항율이다.
제8도와 표 3으로부터 2차 소성을 탄소를 함유하지 않은 비산화성 가스(수소,질소,아르곤)의 소성 분위기에서 행할 때, 1차 소성중에 형성된 WB가 2차 소성중에 열분해되어 거의 W만의 도체를 형성함으로써 W도체의 저항율이 더 감소될 수가 있다.
반면에, 제9도와 표 3은 2차 소성을 탄소를 함유하는 비산화성 가스(이 경우는 질소)의 소성 분위기에서 행할 때, W 도체의 표면상에 WB가 형성됨으로써, WB의 분해로 인한 저항율 감소는 충분하게 얻어지지 않는다.
실시예 4에 설명된 본 발명의 바람직한 실시예에 따르면, W 도체에 AIN의 첨가에 의해 기판변형과 도체박리가 방지됨과 동시에, 1차 소성중에 형성된 WB는 2차 소성중에 열분해되어 W 도체의 저항율을 더 감소시킬 수 있다.
상술한 바와 같이, 본 발명은 질화 붕소제의 소성 용기를 사용할 때 W 도체의 저항 증가를 방지함으로써 질화 알루미늄 다층 회로기판을 제조할 수가 있다.
텅스텐 페이스트에 질화 알루미늄을 첨가하여 또다른 이점을 제공하는 것에 의하여, 종래와 같이 하중 부하를 요하지 않고, AIN 기판의 열적 변형과 텅스텐 도체의 박리를 효과적으로 방지할 수 있다.
2차 저온 소성에 의해 또다른 이점을 제공하는 것에 의해 1차 고온 소성중에 형성된 WB가 열분해되어 도체 저항 감소를 더 촉진시킬 수 있다.

Claims (3)

  1. 질화 알루미늄의 그린시트를 제조하고, 텅스텐 분말로 이루어진 주 도체성분을 함유하는 도체 페이스트의 도체패턴을 상기 그린시트상에 형성하고, 상기 그린시트를 그 위에 형성된 상기 도체패턴과 적층화하여 적층체를 형성하며, 상기 적층체를 1차 소성 단계와 2차 소성 단계의 순으로 소성시키되, 1차 소성 단계시 상기 적층체를 질화 붕소제 용기내에 놓아서 소성하는 것으로서, 상기 1차 소성 단계에서는, 3atm 이상으로 가압된 질소가스 분위기와 1600℃ 이상의 온도에서 소성하고, 상기 2차 소성 단계에서는 1차 소성된 적층체를 탄소를 함유하지 않는 비산화성 분위기중에 1400℃∼1600℃의 범위의 온도에서 소성하는 단계로 구성되는 것을 특징으로 하는 질화 알루미늄의 다층 회로기판의 제조방법.
  2. 제1항에 있어서, 상기 도체 페이스트가 주도체 성분의 10wt% 이하의 질화 알루미늄 분말로 구성되는 성분을 더 함유하는 것을 특징으로 하는 질화 알루미늄 다층 회로기판의 제조방법.
  3. 제2항에 있어서, 상기 도체 페이스트가 주 도체성분의 중량의 3wt% 이상의 질화 알루미늄 분말로 구성되는 성분을 더 함유하는 것을 특징으로 하는 질화 알루미늄의 다층 회로기판의 제조방법.
KR1019920008465A 1991-05-21 1992-05-19 질화알루미늄의 다층 회로기판 제조방법 KR960010738B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3116110A JP2555231B2 (ja) 1991-05-21 1991-05-21 窒化アルミニウム多層回路基板の製造方法
JP91-116110 1991-05-21

Publications (2)

Publication Number Publication Date
KR920022375A KR920022375A (ko) 1992-12-19
KR960010738B1 true KR960010738B1 (ko) 1996-08-07

Family

ID=14678944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008465A KR960010738B1 (ko) 1991-05-21 1992-05-19 질화알루미늄의 다층 회로기판 제조방법

Country Status (5)

Country Link
US (1) US5683529A (ko)
EP (1) EP0515061B1 (ko)
JP (1) JP2555231B2 (ko)
KR (1) KR960010738B1 (ko)
DE (1) DE69227943T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1067586A (ja) * 1996-08-27 1998-03-10 Dowa Mining Co Ltd パワーモジュール用回路基板およびその製造方法
US5932043A (en) * 1997-03-18 1999-08-03 International Business Machines Corporation Method for flat firing aluminum nitride/tungsten electronic modules
CA2252113A1 (en) * 1997-10-29 1999-04-29 Yoshihiko Numata Substrate and process for producing the same
US6013713A (en) 1997-11-06 2000-01-11 International Business Machines Corporation Electrode modification using an unzippable polymer paste
JP4455696B2 (ja) * 1999-08-13 2010-04-21 忠弘 大見 多層プリント配線基板の製造方法及び製造装置
US6692598B1 (en) * 1999-10-18 2004-02-17 Murata Manufacturing Co. Ltd Method of producing ceramic green sheet and method of manufacturing multilayer ceramic electronic part
JP4498678B2 (ja) * 2000-11-30 2010-07-07 株式会社トクヤマ 基板およびその製造方法
EP1509071A4 (en) * 2002-05-28 2008-12-31 Sumitomo Electric Industries ALUMINUM NITRIDE SINTERED COMPACT WITH METALLIZED LAYER AND METHOD FOR THE PRODUCTION THEREOF
US7994863B2 (en) * 2008-12-31 2011-08-09 Cirrus Logic, Inc. Electronic system having common mode voltage range enhancement
JP5388946B2 (ja) * 2010-05-18 2014-01-15 株式会社トクヤマ メタライズド窒化アルミニウム基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142662A (en) * 1978-01-27 1979-03-06 Bell Telephone Laboratories, Incorporated Method of bonding microelectronic chips
JPS60239366A (ja) * 1984-05-11 1985-11-28 日本電気株式会社 窒化アルミニウム焼結体の製造方法
JPS6184036A (ja) * 1984-09-30 1986-04-28 Toshiba Corp 熱伝導性ＡｌＮセラミツクス基板
US4608354A (en) * 1984-12-24 1986-08-26 Gte Laboratories Incorporated Silicon nitride substrate
JPS6273799A (ja) * 1985-09-27 1987-04-04 日本電気株式会社 多層セラミツク配線基板
JPS6340772A (ja) * 1986-08-01 1988-02-22 旭硝子株式会社 窒化アルミニウム焼結体の製造法
JPS6369764A (ja) * 1986-09-12 1988-03-29 株式会社東芝 窒化アルミニウムの焼結体及びその製造方法
CA1333241C (en) * 1987-01-26 1994-11-29 Akira Sasame Aluminum nitride sintered body formed with metallized layer and method of manufacturing the same
EP0331500B1 (en) * 1988-03-04 1993-01-07 Kabushiki Kaisha Toshiba Brazing paste for bonding metal and ceramic
JP2530691B2 (ja) * 1988-07-25 1996-09-04 富士通株式会社 窒化アルミニウム基板の製造方法
JP2600344B2 (ja) * 1988-11-07 1997-04-16 富士通株式会社 窒化アルミニウム基板の製造方法
JP2797372B2 (ja) * 1989-02-13 1998-09-17 株式会社ノリタケカンパニーリミテド 窒化アルミニウム基板の製造方法
JP2692686B2 (ja) * 1989-03-16 1997-12-17 富士通株式会社 窒化アルミニウム基板の製造方法
JPH0325288A (ja) * 1989-06-23 1991-02-04 Toshiba Ceramics Co Ltd 窒化アルミニウム基板焼成用敷板
JP2757874B2 (ja) * 1989-07-29 1998-05-25 富士通株式会社 窒化アルミニウム基板の焼成方法
JPH0450172A (ja) * 1990-06-18 1992-02-19 Kawasaki Steel Corp 高熱伝導性ＡｌＮ焼結体の製造方法

Also Published As

Publication number Publication date
EP0515061A1 (en) 1992-11-25
DE69227943T2 (de) 1999-05-12
DE69227943D1 (de) 1999-02-04
JPH05254966A (ja) 1993-10-05
EP0515061B1 (en) 1998-12-23
JP2555231B2 (ja) 1996-11-20
KR920022375A (ko) 1992-12-19
US5683529A (en) 1997-11-04

Similar Documents

Publication Publication Date Title
EP0329973B1 (en) Hot pressing dense ceramic sheets for electronic substrates and for multilayer ceramic electronic substrates
KR960010738B1 (ko) 질화알루미늄의 다층 회로기판 제조방법
JP2969237B2 (ja) コンデンサー内蔵基板及びその製造方法
US5744411A (en) Aluminum nitride sintered body with high thermal conductivity and its preparation
JP3662955B2 (ja) 回路基板および回路基板の製造方法
EP0352211B1 (en) Enhanced removal of carbon from ceramic substrate laminates
JP3193305B2 (ja) 複合回路基板
US6316116B1 (en) Ceramic circuit board and method of manufacturing the same
US5656113A (en) Method of manufacturing a multilayered wiring substrate of aluminum nitride having a high dielectric layer
US5053361A (en) Setter tile for use in sintering of ceramic substrate laminates
JPH06350254A (ja) 多層セラミック基板の製造方法
JPH0881267A (ja) 窒化アルミニウム焼結体、その製造方法と窒化アルミニウム回路基板、その製造方法
JP2692686B2 (ja) 窒化アルミニウム基板の製造方法
JP3230877B2 (ja) 窒化アルミニウム焼結体の製造方法及び窒化アルミニウム配線基板の製造方法
JP3177650B2 (ja) 高強度アルミナ質焼結体およびその製造方法
JPH09142969A (ja) メタライズ組成物およびそれを用いた配線基板の製造方法
JP3053962B2 (ja) セラミックス多層基板の製造方法
JP2001122666A (ja) 窒化アルミニウム焼結体と、それを用いた半導体装置および加熱用装置
JP3488794B2 (ja) 窒化アルミニウム質メタライズ基板およびその製造方法
JPH0881266A (ja) 窒化アルミニウム焼結体の製造方法
JP2661258B2 (ja) 窒化アルミニウム基板の製造方法
JPH02279577A (ja) セラミック基板の製造方法
JP3709062B2 (ja) 窒化アルミニウム質配線基板およびその製造方法
JP2629325B2 (ja) ＡｌＮ多層基板の製造方法
JPH01100066A (ja) 窒化アルミニウム焼結体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060725

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee