KR960008565B1 - 게이트전극 형성방법 - Google Patents

게이트전극 형성방법 Download PDF

Info

Publication number
KR960008565B1
KR960008565B1 KR1019930011750A KR930011750A KR960008565B1 KR 960008565 B1 KR960008565 B1 KR 960008565B1 KR 1019930011750 A KR1019930011750 A KR 1019930011750A KR 930011750 A KR930011750 A KR 930011750A KR 960008565 B1 KR960008565 B1 KR 960008565B1
Authority
KR
South Korea
Prior art keywords
gate electrode
gas
injecting
forming
gate
Prior art date
Application number
KR1019930011750A
Other languages
English (en)
Other versions
KR950001905A (ko
Inventor
정영석
박인옥
홍흥기
백동원
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019930011750A priority Critical patent/KR960008565B1/ko
Publication of KR950001905A publication Critical patent/KR950001905A/ko
Application granted granted Critical
Publication of KR960008565B1 publication Critical patent/KR960008565B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내용 없음.

Description

게이트전극 형성방법
제1도는 본 발명을 구현하는 공정조건도.
본 발명은 반도체 소자 제조공정중 게이트전극 형성방법에 관한 것이다.
종래의 게이트절연막 및 게이트전극 형성방법은 일반적인 대기 열화로(Atmospheric Furnace)에서 O2가스 또는 O2와 H2가 혼합된 가스를 이용하여 열산화막을 형성한 다음, 저압화학기상증착 튜브(Low Pressure Chemical Vapor Deposition tube)에서 폴리실리콘막을 증착하여 게이트전극을 형성하는 방법이다.
그러나 반도체 소자의 집적도가 계속 중가함에 따라 64메가 디램급 이상에서는 게이트산화막 두께가 100Å 이하로 감소하게 되면 상기 종래의 산화막 헝성방법에 의해 성장된 산화막은 특성이 열화되고 얇은 두께의 조절이 어렵게 된다.
또한 게이트절연막과 폴리실리콘막 증착공정을 별도의 열화로에서 진행함에 따라 공정시간과다, 결함발생등의 문제점이 따랐다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 100Å 이하에서도 트랜지스터 특성에 영향을 미치지 않는 게이트절연막을 형성할 수 있는 게이트전극 형성방법을 제공하는데 그 목적이 있다.
또한 본 발명의 다른 목적은 두개의 열화로에서 진행되던 게이트절연막 형성공정과 폴리실리콘막 증착공정을 동시에 진행할 수 있는 게이트전극 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 게이트전극 형성방법은 저압화학기상증착 튜브에 웨이퍼를 로딩하고 소정 온도에서 N2가스를 주입하는 제1단계, 소정온도에서 게이트절연막 형성을 위한 일정가스률 주입한 다음 어닐링하는 제2단계 및 게이트전극 형성을 위한 일정가스를 주입하는 제3단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면 제1도를 참조하여 본 발명을 상술한다.
제1도는 본 발명의 일 실시예에 따른 게이트전극을 구현하는 공정조건도로서 게이트절연막 및 게이트전극 형성을 위한 공정을 한 눈에 알 수 있다.
도면에 도시된 바와 같이 먼저, 저압화학기상증착 튜브에 웨이퍼를 로딩하고 620℃ 부근의 온도에서 N2가스를 주입한 후, 튜브의 온도를 800 내지 900℃로 높지고, N2O 가스를 주입하여 게이트산화막을 형성한 후 N2가스로 어닐링한다.
이어서, 온도를 620℃ 부근으로 낮추고 SiH4를 주입하여 게이트전극을 형성한다.
이렇게 함으로써 하나의 열화로에서 게이트산화막 및 게이트전극을 동시에 형성할 수가 있다.
상기와 같이 이루어지는 본 발명은 저압화학기상증착 튜브에서 절연막을 성장시킴으로써 양질의 절연막 성장과 두께의 조절이 가능하다.
또한, 2개의 열화로에서 진행되던 게이트절연막 형성공정과 게이트전극 형성공정을 저압화학기상증착 튜브에서 동일 상황하에서 진행함에 따라 두 공정사이에 발생될 수 있는 결함을 방지하여 제품의 성능과 수율향상을 꾀할 수 있으며, 아울러 공정시간을 단축함으로써 생산성 향상의 효과를 얻을 수 있다.

Claims (3)

  1. 게이트전극 형성방법에 있어서, 저압화학기상증착 튜브에 웨이퍼를 로딩하고 소정 온도에서 N2가스를 주입하는 제1단계, 소정온도에서 게이트절연막 형성을 위한 일정가스를 주입한 다음 어닐링하는 제2단계 및 게이트전극 형성을 위한 일정가스를 주입하는 제3단계를 포함하여 이루어지는 것을 특징으로 하는 게이트전극 형성방법.
  2. 제1항에 있어서, 상기 제2단계의 게이트절연막은 공정튜브의 온도를 800 내지 900℃로 높이고 N2O가스를 주입함으로써 형성되는 것을 특징으로 하는 게이트전극 형성방법.
  3. 제1항에 있어서, 상기 제3단계의 게이트전극은 공정튜브의 온도를 550 내지 700℃로 낮추고 SiH4가스를 주입함으로써 형성되는 것을 특징으로 하는 게이트전극 형성방법.
KR1019930011750A 1993-06-25 1993-06-25 게이트전극 형성방법 KR960008565B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930011750A KR960008565B1 (ko) 1993-06-25 1993-06-25 게이트전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930011750A KR960008565B1 (ko) 1993-06-25 1993-06-25 게이트전극 형성방법

Publications (2)

Publication Number Publication Date
KR950001905A KR950001905A (ko) 1995-01-04
KR960008565B1 true KR960008565B1 (ko) 1996-06-28

Family

ID=19358080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011750A KR960008565B1 (ko) 1993-06-25 1993-06-25 게이트전극 형성방법

Country Status (1)

Country Link
KR (1) KR960008565B1 (ko)

Also Published As

Publication number Publication date
KR950001905A (ko) 1995-01-04

Similar Documents

Publication Publication Date Title
US5527718A (en) Process for removing impurities from polycide electrode and insulating film using heat
EP0588487A2 (en) Method of making thin film transistors
US20220139705A1 (en) Method of forming oxide layer and semiconductor structure
KR960008565B1 (ko) 게이트전극 형성방법
KR0118878B1 (ko) 캐패시터의 유전체막 형성방법
KR100247904B1 (ko) 반도체 장치의 제조방법
JPH06349821A (ja) 半導体装置とその製造方法
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
JPS6146069A (ja) 半導体装置の製造方法
KR100266006B1 (ko) 불순물이도핑된박막형성방법
KR100731070B1 (ko) 반도체 소자의 게이트 형성방법
KR940005294B1 (ko) Mos 트랜지스터 및 그 제조방법
JP3319450B2 (ja) 半導体薄膜の作成方法
KR0168770B1 (ko) 조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법
KR910006740B1 (ko) 2단계 데포방식의 산화층 형성방법
KR100343452B1 (ko) 반도체 장치의 유전막 제조방법
KR100329753B1 (ko) 반도체소자의소자분리막형성방법
KR19980055759A (ko) 폴리실리콘층 형성 방법
KR100472855B1 (ko) 반도체소자의다결정실리콘박막제조방법
KR0179139B1 (ko) 다결정실리콘층 형성방법
KR970000704B1 (ko) 반도체 소자 캐패시터 유전층 제조방법
JPH05315566A (ja) 半導体素子におけるキャパシタ電極の製造方法
KR0184942B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
KR100380275B1 (ko) 반도체 소자의 게이트 절연막 형성방법
KR970003427A (ko) 반도체 소자의 폴리실리콘막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100524

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee