KR960005612A - 비트라인 센스앰프 회로 - Google Patents

비트라인 센스앰프 회로 Download PDF

Info

Publication number
KR960005612A
KR960005612A KR1019940017553A KR19940017553A KR960005612A KR 960005612 A KR960005612 A KR 960005612A KR 1019940017553 A KR1019940017553 A KR 1019940017553A KR 19940017553 A KR19940017553 A KR 19940017553A KR 960005612 A KR960005612 A KR 960005612A
Authority
KR
South Korea
Prior art keywords
circuit
signal
sense amplifier
sensing
cont
Prior art date
Application number
KR1019940017553A
Other languages
English (en)
Other versions
KR0121781B1 (ko
Inventor
오영남
Original Assignee
김주용
현대전자 산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자 산업 주식회사 filed Critical 김주용
Priority to KR1019940017553A priority Critical patent/KR0121781B1/ko
Priority to US08/504,082 priority patent/US5608680A/en
Priority to DE19526528A priority patent/DE19526528C2/de
Priority to JP7184097A priority patent/JP2771790B2/ja
Publication of KR960005612A publication Critical patent/KR960005612A/ko
Application granted granted Critical
Publication of KR0121781B1 publication Critical patent/KR0121781B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 비트라인 센스앰프 회로에 관한 것으로 리스토아(Restore) 및 센싱 시그날(Sensing Signal)의 생성에 있어서 전압조절이 가능한 드라이버를 이용하여 제어신호에 따라 전압 스위칭을 시킴으로써 파우어 라인(Vcc,Vss)에 야기되는 노이즈를 감소시킨 비트라인 센스앰프 회로에 관한 것이다.

Description

비트라인 센스앰프 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 비트라인 센스앰프 회로의 제1실시예를 도시한 회로도,
제4도는 본 발명의 비트라인 센스앰프 회로의 제2실시예를 도시한 회로도.

Claims (9)

  1. 반도체 소자에서 비트인의 데이타를 리스토아 및 센싱하기 위한 센스앰프에 있어서, 클럭신호 (R1) 에 의해 동작상태가 결정되는 PMOS형 트랜지스터(Q14)로 된 제1리스토아 시그날 회로와, 클럭신호(S1)에 의해 동작상태가 결정되는 NMOS형 트랜지스터(Q15)로 된 제1센싱 시그날 회로와, 제어신호(cont)와 클럭신호(S2)의 전압상태에 따라 동작상태가 결정되는 제2센싱 시그날 회로와, 제어신호 (cont)와 클럭신호(S2)의전압상태에 따라 동작상태가 결정되는 제2센싱 시그날 회로와,상기 제1, 제2리스토아 시그날 회로와, 상기 제1, 제2센싱 시그날 회로가 각각 병렬접속된 구조를 포함하는 비트라인 센스앰프 회로.
  2. 제1항에 있어서, 상기 제1, 제2리스토아 시그날 회로는, 제어신호(cont)가 로우이고, 클럭신호 (R1. R2) 가 로우일때 노드 N9에 전원전압(Vcc)이, 노드 N5에 Vcc-Vtp의 전압(≒ 1Vtp)이 순차적으로 전달되고, 제어신호(cont)가 하이이고, 클럭신호 (R1. R2) 가 로우일때 노드 N9에 전원전압(Vcc)이 인가되고, 또한 직렬 접속모스구조의 제2리스토아 시그날 회로가 도통하여 노드 N6에 차지를 공급하는 것을 특징으로 하는 비트라인 센스앰프 회로.
  3. 제1항에 있어서, 상기 제1, 제2센싱 시그날 회로는, 제어신호 (cont) 가 하이이고, 클럭신호(S1,S2)가 하이일때 노드 N10과 노드 N6의 차지를 Vss로 빼내고, 제어신호 (cont) 가 로우이고, 클럭신호(S1,S2)가 하이일때 노드N10의 차지가 Vss로 빠지고, 직렬접속모스구조의 제2센싱 시그날 회로가 도통하여 노드 N6의 차지가 Vss로 빠지는 것을 특징으로 하는 비트라인 센스앰프 회로.
  4. 제1항에 있어서, 상기 제2리스토아 시그날 회로의 구성은, NMOS형 트랜지스터 Q19와 PMOS형 트랜지스터 Q18의 게이트 단자에 제어신(cont)가 입력되고, Q19의 소오스 단자에 접지전압(Vss)가 연결되고, Q19 및 Q18의 드레인 단자가 PMOS형 트랜지스터 Q17의 게이트 단자에 연결되고, Q17의 드레인 단자에 전원전압(Vcc)가 연결되고, Q17의 소오스 단자와 PMOS형 트랜지스터 Q16의 드레인 단자에 Q18의 소오스 단자가 연결되고, Q16의 게이트 단자에 클럭신호 R2가 입력되고, Q16의 소오스 단자는 노드 5(N5)에 연결되는 비트라인 센스앰프 회로.
  5. 제1항에 있어서, 상기 제2센싱 시그날 회로는, NMOS형 트랜지스터 Q22와 PMOS형 트랜지스터 Q23의 게이트 단자에 제어신호(cont)가 입력되고, Q23의 드레인 단자에 전원전압(Vcc)가 연결되고, Q23 및 Q22의 소오스 단자가 NMOS형 트랜지스터 Q21의 게이트 단자에 연결되고, Q21의 소오스 단자에 접지전압(Vss)가 연결되고, Q21의 드레인 단자와 NMOS형 트랜지스터 Q20의 소오스 단자에 Q22의 드레인 단자가 연결되고, Q20의 게이트 단자에 클럭신호 S2가 입력되고, Q20의 드레인 단자는 노드 N6에 연결되는 비트라인 센스앰프 회로.
  6. 반도체 소자의 비트라인 데이타를 리스토아 및 센싱하기 위한 센스 앰프에 있어서, 제어신호(cont)와 클럭신호(R1)의 전압상태에 따라 동작상태가 결정되는 제3리스토아 시그날 회로와, 제어신호(cont)와 클럭신호(S1)의 전압상태에 따라 동작상태가 결정되는 제3센싱 시그날 회로와, 상기 제3리스토아 시그날 회로와,상기 제3센싱 시그날 회로가 각각 프리차지 회로에 병렬접속된 구조를 포함하는 것을 특징으로 하는 비트라인 센스앰프 회로.
  7. 제6항에 있어서, 상기 비트라인 센스앰프 회로는 제어신호(cont)와 클럭신호(R1)의 전압상태에 따라 동작상태가 결정되는 제3리스토아 시그날 회로와, 클럭신호(S1)에 의해 동작상태가 결정되는 NMOS 트랜지스터(Q15)로 된 제1센싱 시그날 회로와, 상기 제3리스토아 시그날 회로와, 상기 제1센싱 시그날 회로가 각각 프리차지 회로에 병렬접속된 구조를 포함하는 것을 특징으로 하는 비트라인 센스앰프 회로.
  8. 제6항에 있어서, 상기 비트라인 센스앰프 회로는 제어신호(cont)와 클럭신호(S1)의 전압상태에 따라 동작상태가 결정되는 제3센싱 시그날 회로와, 클럭신호(R1)에 의해 동작상태가 결정되는 PMOS 트랜지스터(Q14)로 된 제1리스토아 시그날 회로와, 상기 제3센싱 시그날 회로와, 상기 제1리스토아 시그날 회로가 각각 프리차지 회로에 병렬접속된 구조를 포함하는 것을 특징으로 하는 비트라인 센스앰프 회로.
  9. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940017553A 1994-07-20 1994-07-20 비트라인 센스 앰프 구동회로 KR0121781B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940017553A KR0121781B1 (ko) 1994-07-20 1994-07-20 비트라인 센스 앰프 구동회로
US08/504,082 US5608680A (en) 1994-07-20 1995-07-19 Bit line sense amplifier for restoring and sensing data on a bit line
DE19526528A DE19526528C2 (de) 1994-07-20 1995-07-20 Leseverstärkerschaltung
JP7184097A JP2771790B2 (ja) 1994-07-20 1995-07-20 ビットラインセンスアンプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940017553A KR0121781B1 (ko) 1994-07-20 1994-07-20 비트라인 센스 앰프 구동회로

Publications (2)

Publication Number Publication Date
KR960005612A true KR960005612A (ko) 1996-02-23
KR0121781B1 KR0121781B1 (ko) 1997-12-05

Family

ID=19388426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017553A KR0121781B1 (ko) 1994-07-20 1994-07-20 비트라인 센스 앰프 구동회로

Country Status (4)

Country Link
US (1) US5608680A (ko)
JP (1) JP2771790B2 (ko)
KR (1) KR0121781B1 (ko)
DE (1) DE19526528C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378685B1 (ko) * 2000-12-29 2003-04-07 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 센스 앰프 제어 회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567387A (en) * 1983-06-30 1986-01-28 Rca Corporation Linear sense amplifier
JPS6177198A (ja) * 1984-09-21 1986-04-19 Toshiba Corp 半導体記憶装置
US4694205A (en) * 1985-06-03 1987-09-15 Advanced Micro Devices, Inc. Midpoint sense amplification scheme for a CMOS DRAM
US4780850A (en) * 1986-10-31 1988-10-25 Mitsubishi Denki Kabushiki Kaisha CMOS dynamic random access memory
US4980862A (en) * 1987-11-10 1990-12-25 Mosaid, Inc. Folded bitline dynamic ram with reduced shared supply voltages
JPH02146180A (ja) * 1988-11-28 1990-06-05 Nec Corp 半導体メモリ装置
KR920010346B1 (ko) * 1990-05-23 1992-11-27 삼성전자 주식회사 반도체 메모리의 센스앰프 구동회로
JP3129336B2 (ja) * 1991-12-09 2001-01-29 沖電気工業株式会社 半導体記憶装置
KR0133973B1 (ko) * 1993-02-25 1998-04-20 기다오까 다까시 반도체 기억장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378685B1 (ko) * 2000-12-29 2003-04-07 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 센스 앰프 제어 회로

Also Published As

Publication number Publication date
JP2771790B2 (ja) 1998-07-02
JPH0896581A (ja) 1996-04-12
KR0121781B1 (ko) 1997-12-05
US5608680A (en) 1997-03-04
DE19526528C2 (de) 1997-04-24
DE19526528A1 (de) 1996-02-01

Similar Documents

Publication Publication Date Title
KR950020702A (ko) 반도체 메모리장치
EP0639000B1 (en) Flip-flop type amplifier circuit
KR970055264A (ko) 차동 증폭기
JPH06103768A (ja) 半導体記憶装置
KR950001767A (ko) 반도체집적회로의 데이타 입출력선 센싱회로
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR970051355A (ko) 동기형 반도체 메모리 장치의 컬럼 리던던시 회로
US5305272A (en) Sense amplifier circuit
US5790467A (en) Apparatus and method for a direct-sense sense amplifier with a single read/write control line
KR100248350B1 (ko) 메모리 장치용 휴즈 옵션 회로
KR970003246A (ko) 에스램 (sram) 의 저전압 동작용 비트 라인 회로
KR950006300B1 (ko) 반도체 메모리 회로
KR960005612A (ko) 비트라인 센스앰프 회로
JP2523736B2 (ja) 半導体記憶装置
JPS589514B2 (ja) 半導体メモリのコモンデ−タ線負荷回路
KR100265261B1 (ko) 반도체 기억장치
KR930020442A (ko) 데이타의 고속 액세스가 이루어지는 비트라인 제어회로
US6414897B1 (en) Local write driver circuit for an integrated circuit device incorporating embedded dynamic random access memory (DRAM)
KR970008834A (ko) 오프셋 보상기능을 갖는 비트라인 감지 증폭기 및 그 제어방법
KR940007886A (ko) 멀티포트 메모리
JPS6284487A (ja) 差動増幅器
KR0155916B1 (ko) 반도체 메모리 장치
KR930011354B1 (ko) 데이타버스선 전압레벨 제어회로
KR970029806A (ko) 비트라인 감지 증폭기
JPH06150656A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee