KR960005580B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR960005580B1
KR960005580B1 KR1019920016489A KR920016489A KR960005580B1 KR 960005580 B1 KR960005580 B1 KR 960005580B1 KR 1019920016489 A KR1019920016489 A KR 1019920016489A KR 920016489 A KR920016489 A KR 920016489A KR 960005580 B1 KR960005580 B1 KR 960005580B1
Authority
KR
South Korea
Prior art keywords
layer
light receiving
semiconductor
receiving element
semiconductor laser
Prior art date
Application number
KR1019920016489A
Other languages
English (en)
Other versions
KR930006990A (ko
Inventor
고유 치넨
Original Assignee
가부시키가이샤 도시바
사토 후미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 사토 후미오 filed Critical 가부시키가이샤 도시바
Publication of KR930006990A publication Critical patent/KR930006990A/ko
Application granted granted Critical
Publication of KR960005580B1 publication Critical patent/KR960005580B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0262—Photo-diodes, e.g. transceiver devices, bidirectional devices
    • H01S5/0264—Photo-diodes, e.g. transceiver devices, bidirectional devices for monitoring the laser-output

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

내용 없음.

Description

반도체장치
제1도는 제4도의 반도체장치의 C-C' 단면도,
제2도는 제4도의 반도체장치의 A-A' 단면도,
제3도는 제4도의 반도체장치의 B-B' 단면도,
제4도는 본 발명에 따른 제1실시예의 반도체장치의 평면도,
제5도는 본 발명에 따른 제4실시예의 반도체장치의 평면도,
제6도는 본 발명에 따른 제5실시예의 반도체장치의 평면도,
제7도는 본 발명에 따른 제6실시예의 반도체장치의 평면도,
제8도는 본 발명에 따른 제6실시예의 반도체장치의 평면도,
제9도는 종래의 반도체장치의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1, 20 : 반도체 레이저 p측 전극 2, 10, 11 : 전도층(conduct band)
3, 6, 12, 24, 31 : n-InP층 4 : i-InXGa1-XAsyP1-y층
5, 9, 14, 22, 29 : p-InP층 7 : 하부전극(n측 전극)
8 : 활성층(i층) 13 : 광흡수층(i층)
16 : 상부전극(n측 전극) 17, 33 : 공극
21, 28 : 전도층(p-InGaAsP) 23 : 활성층(n-GaAsP)
25 : 절연기판 26 : 반도체 레이저 n측 전극
27 : 포토 다이오드 p측 전극 30 : 광흡수층(n-GaAsP)
32 : 포토 다이오드 n측 전극.
[산업상의 이용분야]
본 발명은 광섬유(fiber)통신이나 광정보처리 등에 이용되는 집적화된 광반도체장치에 관한 것이다.
[종래의 기술 및 그 문제점]
반도체의 유도방출현상을 이용한 반도체 레이저는, 전도대를 상위준위로 하고, 가전자대를 하위준위로 하는 발광천이과정에서 유도방출을 일으키는 것이기 때문에, 전자와 정공의 발광재결합과정에 의한 것이라고도 말할 수가 있다. 반도체내에서는 비평평상태의 전자 및 정공을 고밀도로 발생시킬 수가 있으므로, 이에 대응하여 큰 광증폭의 실현이 가능하고, 그 때문에 길이가 수백 μm인 소형 레이저 발전기를 제작할 수가 있다. 소형, 고효율이라는 점이 다른 레이저와 비교할 수 있는 반도체 레이저의 특징이다. 활성영역에 고밀도의 전자-정공을 발생시키기 위해서는, pn접합의 순방향 바이어스(bias)에 의한 과잉 캐리어(carrier)의 주입현상을 이용한다. 광섬유통신이나 광정보처리에 있어서는, 일반적으로 반도체 레이저와 같은 광반도체장치의 광원이 이용되지만, 극히 자세한 정보시스템을 확립하기 위해서는, 반도체 레이저로부터 발산되는 광의 위상, 주파수를 고정밀로 제어할 필요가 있다. 그 때문에, 기판위에 광도파로에 따라 광회로를 구성하고, 이 기판위에 광신호를 처리할 필요가 있으며, 더구나 반도체 광도파로와 수공소자의 집적화 등의 검토가 권장되고 있다. 이 반도체 레이저의 동작제어나 감시를 목적으로, 반도체 레이저의 송신방향과 반대의 위치에 포토 다이오드(photo diode)를 설치하는 것이 알려져 있다. 종래에는, 레이저와 포토 다이오드는 별개의 소자로 구성되고, 땜납(半田)등을 이용하여 동일대좌(同一坮座)위에서 대향되게 고정시켰다.
그러나, 최근에는 고기능화, 양산화, 비용절감(cost down)을 목적으로, 동일한 반도체기판위에 레이저다이오드와 포토 다이오드를 형성하여 집적화한 광반도체장치가 요망되고 있다. 이와 같은 집적화 광반도체 장치는, 예컨대 제9도에 도시한 바와같이, 절연성 기판(25)위에 n-InP 클래드(clad)층(24), InGaAsP 활성층(23), P-InP 클래드층(22), p-InGaAsP 전도층(21), p측 전극(20), n측 전극(26)으로 이루어진 반도체 레이저와, InGaAsP층(30)을 광흡수층으로 하고, n-InP층(31), p-InP층(29), p-InGaAsP 전도층(28), n측 전극(32), p측 전극(27)으로 이루어진 포토 다이오드를 형성함으로써 실현되고 있다. 이 포토다이오드는 반도체 레이저와 동일한 공정으로 형성되기 때문에 조성은 같지만, n측 전극(32)에는 정(正)전위를, p측 전극(27)에는 부(負)전위를 인가하여 사용하는 점이 다르다. 반도체 레이저의 경우는, p측 전극(20)에는 정전위, n측 전극(32)에는 부전위를 인가하고, 전류를 주입하여 동작시킨다.
반도체 레이저와 포토 다이오드의 소자분리는, RIE와 같은 드라이(dry)에칭기술에 의해 형성된 공극(33)으로 수행한다. 또한, 수광소자인 포토 다이오드는, 상술한 바와같이 반도체 레이저를 구성하는 각 반도체층을 절연기판(25)위에 형성하고 나서, 에칭을 실시해서 각 반도체층이 절단되도록 절연기판(25)위에 공급을 형성하고, 이 공극(33)에 의해 분리된 부분을 포토 다이오드로서 사용하기 때문에, 양자는 동일한 구성으로 되는 것이다. 반도체 레이저는 활성층(23)이나 클래드층 등을 포함하는 다층막을 스트라이프(stripe ; 줄무늬)모양을 형성하고, 그 양옆에 광축과는 평행하게 전류블로킹(blocking)층을 형성하고 있다. 이 전류블로킹층을 형성하기 위해서는, 상기의 다층막을 형성하고 나서, 스트라이프모양의 활성영역부분과 포토 다이오드부분의 표면은 SiO2막이나 SI3N4막과 같은 절연막으로 피복한다. 그리고, 화학적 에칭 등의 웨트(wet)에칭에 의해 전류블로킹층부분의 다층막을 제거하여 반도체기판(25)을 노출시킨다. 그 다음에, 노출된 반도체기판(25)위에 반도체층을 적층시켜 전류블로킹층을 형성한다. 마지막으로, 각 전극을 형성함으로써 집적화된 반도체장치를 완성한다.
상기 구성에 의하면, 포토 다이오드의 흡수층(30)은 반도체 레이저층 활성층(23)과 같은 조성이기 때문에, 레이저 광의 흡수계수가 작고, 포토 다이오드에 충분한 감도를 갖게 할 수가 없다. 또한 흡수층(30)의 두께는 활성층(23)과 같이 얇은 바, 0.1μm정도에 불과하기 때문에, 반도체 레이저로부터 발산되는 광을 충분히 수광할 수 없다는 문제도 있다. 더구나, 절연성 기판(25)을 사용하고 있기 때문에, 전극형성이 곤란하다. 이것은 기판측의 전극을 기판위에 각각 각 소자마다 형성하지 않으면 안되기 때문이다. 따라서, 이러한 구성에서는 본래의 목적인 고기능화, 양산화, 저비용화를 달성할 수가 없다.
이와같이, 종래에는 소자분리상, 절연기판을 사용하기 때문에, 전극형성에 복잡한 공정과 소자구조를 필요로 하거나, 반도체 레이저와 포토 다이오드를 같는 조성으로 형성하기 때문에 포토 다이오드는 충분히 수광할 수가 없고, 또 그 성능이 저하되는 것을 피할 수가 없었다.
[발명의 목적]
이에 본 발명은 상기 종래 기술이 갖는 문제점을 해결하기 위해 이루어진 것으로, 절연기판을 이용하지 않고, 동일한 반도체기판위에서 반도체 레이저의 전류블로킹층과 수광소자를 같은 공정으로 형성하는 한편, 수광소자의 수광성능이 향상되도록 하는 구조를 갖는 집적화된 광반도체장치를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기와 같은 목적을 달성하기 위해 본 발명의 반도체장치는, 동일한 반도체기판위에 i도전형 반도체층(이하, i층이라 약칭한다. i층은 언도프(UNDOPE)성장에 의해 얻어진 것이다.)을 포함하는 전류블로킹층 및 활성층을 갖춘 반도체 레이저와, 이 전류블로킹층과 같은 구조를 갖춘 다층막을 갖는 수광소자를 형성한 것을 특징으로 하고 있다.
즉, 본 발명의 장치는, 반도체 기판과 ; 상기 반도체기판위에 형성되고, 스트라이프(stripe)활성층을 포함하는 복수개의 반도체층으로 이루어진 다층막 및 이 다층막을 양측으로부터 협지하도록 형성된 전류블로킹층을 갖춘 반도체 레이저 및 ; 상기 반도체기판위에 형성되고, 이 반도체 레이저의 광출사면(光出射面)에 대향하여 상기 전류블로킹층과 같은 두께 및 같은 조성의 반도체층으로 이루어진 다층막을 갖춘 수광소자를 구비하고 있는 것을 특징으로 하고 있다.
상기 수광소자의 수광면은, 상기 반도체 레이저의 출사면에 대하여 5∼20도 각도로 경사지게 할 수도 있다. 상기 수광소자의 상부전극의 단면은 상기 수광소자의 단면을부터 내측의 위치에 형성되어 있고, 상기 수광소자의 수광면으로부터 상기 상부전극의 가장 가까운 일변까지의 거리는 상기 수광면과는 반대측에 있는 상기 수광소자의 측면으로부터 상기 상부전극의 가장 가까운 일변까지의 거리보다, 짧게 되어 있다.
상기 전류블로킹층과 상기 수광소자는 모드 i도전형층을 구비하고 있고, 상기 수광소자의 i도전형 층은 광흡수층으로서 이용되고 있다. 또한, 상기 i도전형 층의 캐리어농도는 2×1016/cm3이하이다. 상기 전류블로킹층과 상기 수광소자는 모드 n-p-i-n, n-i-p-n, n-i-p 및 n-i-n으로부터 선택된 도전형 구조를 갖추고 있다. 상기 수광소자의 광흡수층인 i도전형 층은, 상기 반도체 레이저의 활성층보다도 작은 밴드갭 에너지(band gap energy)를 갖고 있다. 더구나, i도전형 층은 InXGa1-XAsyP1-y(단, 0＜y＜1, 0＜x1)으로 이루어진 것을 특징으로 하고 있다.
[작용]
반도체 레이저의 전류블로킹층과 수광소자를 동일 구조의 반도체층으로 형성하고 있기 때문에, i층의 조성 및 두께를 반도체 레이저의 활성층을 고려하지 않고 임의로 결정할 수가 있다. 그 결과, 수광소자의 수광감도를 향상시켜 반도체 레이저의 제어성을 향상시킬 수가 있다.
[실시예]
이하, 도면을 참조해서 본 발명의 실시예에 따라 설명한다.
먼저, 제1도∼제4도를 참조하여 제1실시예를 설명하다. 제4도는 집적화 반도체 레이저의 평면도를 도시한 것이다. 이 집저화된 광반도체장치는, p측 전극(1)의 밑에 스트라이프모양으로 반도체 레이저가 형성도어 있고, 그 양측에는 전도층(2)을 갖춘 전류블로킹층이 형성되어 있다. 이 전극(1)은 본딩(bonding)용의 돌기부를 갖추고 있다. 그리고, 그 전극의 폭은 10μm∼30μm 정도이다. 그 폭을 200μm∼300μm 정도로 할 수도 있다. 이 스트라이프모양의 반도체 레이저 및 전류블로킹층에 대향하여 공극(17)을 사이에 두고 포토 트랜지스터가 형성되어 있다. 도면에는, 이 포토 트랜지스터의 n측 전극(16)과 그 전도층(11)이 도시되어 있다.
제1도는, 반도체장치에서의 반도체 레이저부분과 수광소자인 포토 트랜지스터 부분을 나타낸 제4도의 평면도의 C-C' 단면도이다. 반도체 기판(6)의 주표면(1)상의 반도체 레이저부분에는, 밑에서부터 차례로 활성층(8), 클래드층(9), 전극과의 저항성 접촉을 좋게 하는 전도층(10)이 형성되어 있으며, 더구나 전도층(10)에는 전극(1)이 접촉되어 있다. 한편, 포토 트랜지스터부분에는, 밑에서부터 차례로 P-InP층(14), 광흡수층(13), n-InP층(12), 전도층(11) 및 전극(16)이 형성되어 있다. 반도체기판(1)의 다른 주표면에는 반도체 레이저와 포토 트랜지스터 공통의 전극(7)이 형성되어 있다. 이 전극(7)으로부터 전극(1)까지의 간격, 즉 광 반도체장치의 두께는 100μm 정도이고, 반도체기판(6)상의 반도체 레이저 부분의 적층된 반도체층의 두께는 3∼4μm 정도이며 포토 트랜지스터 부분의 반도체층의 두께는 5μm∼6μm 정도이다. 반도체레이저의 활성층(8)의 두께는 대체로 0.1μm로 족하고, 포토 트랜지스터의 광흡수층(13)의 두께는 이 실시예에서는 2∼3μm 정도로 하고 있다. 이와같이 기판(1)에 공통의 전극(7)을 설치하고 있기 때문에, 각 소자마다 전극을 설치하던 종래의 방법과 비교하여 제조공정이 대단히 용이해진다. 이 실시예에서의 전류블로킹층과 수광소자는 동일한 구성의 반도체 다층막으로 이루어지는 바, 이 반도체 다층막은 n-p-n-i 도전형 구조를 갖추고 있다. 이 도전형 구조에는 전극의 저항성 전도를 유지하는 전도층의 도전형은 포함되지 않는다. 이 점은 이하에서도 마찬가지이다.
이어서, 그 제조방법에 관하여 설명한다. 반도체기판으로 n-InP기판(6)을 준비하고, 그 전면에 i-InGaAsP활성층(8), p-InP클래드층(9), p-InGaAsP전도층(10)을 순차적으로 성장시켜 다층막을 형성한다. 그후, 이 다층막의 표면에 SiO2, SI3N4등과 같은 절연막(도시되어 있지 않음)을 형성하고, 에칭처리를 실시해서 반도체 레이저부분만을 절연막으로 피복한다. 이 경우, 절연막은 반도체 레이저의 활성층(8)의 폭이 1∼1.5μm 정도로 되도록 피복하고, 그후 화학에칭법을 이용하여 기판(6)을 에칭하면, 상기 전류블로킹층부분과 포토 트랜지스터부분의 다층막은 제거되고, 반도체 레이저부분의 다층막은, 스트라이프모양으로 남게 된다. 그 때에, 제1도에서 도시된 바와같이 기판 표면도 에칭되기 때문에, 기판의 두께는 반도체 레이저부분의 기판의 두께보다도 얇아지게 된다. 계속해서, 이 스트라이프의 양측과 레이저광이 출사(出射)되는 방형과는 반대측의 포토 트랜지스터부분에 순차적으로 p-InP층(14), i-InGaAsP 광흡수층(13), n-InP층(12), n-InGaAsP 전도층(11)을 성장시킨다. 상기 절연막이 피복되어 있는 부분에는, 반도체층이 성장되지 않는다. 이 전류블로킹층을 형성하는 방법으로서, 이 방법은 반도체 레이저를 형성하는 방법으로서 일반적으로 알려져 있는 기술이고, 이와 같이 해서 얻은 반도체 레이저를 매립형 반도체 레이저라고 한다.
이어서, 전류블로킹층과 포토 트랜지스터 사이를 분리하도록, 그 경계를 RIE 등의 드라이에칭에 의해 공극(17)을 형성한다. 그후, 반도체 레이저위의 절연막을 제거하고, 반도체 레이저의 p-InGaAsP 전도층(10)에는 예컨대, Au-Zn으로 이루어진 전극(1)을 예컨대 스퍼터링(sputtering) 등으로 형성하고, 포토 트랜지스터의 n-InGaAsP 전도층(11)에는 예컨대 Au-Ge로 이루어진 전극(16)을 상기와 같은 방법으로 형성한다.
마지막으로, 기판(6)의 이면에 예컨대 Au-Ge으로 이루어진 전극(7)을 형성한다. 반도체기판에는, 고성능, 긴 수명을 실현하기 위해서 저결함밀도, 고순도의 고품질기판이 필요하지만, 기판위에 형성되는 반도체층의 형성에는 LPE[액상에피택셜(epitaxial)법], MOCVD(유기금속기상성장법), MBE(분자선 에피택셜법)등이 이용된다.
제2도는 상기 광반도체장치의 반도체 레이저부분과 전류블로킹층부븐을 도시한 제4도의 평면도이 A-A' 단면도이다. 종래의 매립형 반도체 레이저와 다른 점은, 포토 트랜지스터와 동일 반도체의 다층막으로 형성되어 있기 때문에 전류블로킹층에 i-InGaAsP층(4)이 주입되어 있는 것이지만, 고저항층이기 때문에 전류블로킹층작용은 충분하다. 이 i층은 언도프성장에 의해 얻어진다. 활성층으로부터의 자연방출 광성분은 블로킹층에 누설되지만, 그것은 미량이고, 또 전류블로킹층의 p-InP층에 의해 반사되기 때문에, i층에서의 흡수는 무시할 수 있다. 전류블로킹층은, 밑에서부터 차례로 p-InP층(5), i-InGaAsP층(4), n-InP층(3), n-InGaAsP 전도층(2)의 다층막으로 구성되어 있다. 상기 스트라이프막의 레이저광이 출사되는 방향과 반대측에는 포토 트랜지스터가 형성되어 있다. 도면의 중앙에 도시도어 있는 반도체 레이저는 InGaAsP활성층(8), p-InP클래드층(9), p-InGaAsP 전도층 (10)으로 이루어지고, 그 위에 Au-Zn전극(1)이 형성되어 있다. 활성층(8)의 폭은 1∼1.5μm이고, 전극의 폭은 20∼30μm이다.
제3도는 상기 광 반도체장치의 포토 트랜지스트부븐을 도시한 제4의 평면도의 B-B' 단면도를 나타낸것이다. 포토 트랜지스터는 n측 전극(7)을 설치한 n-InP기판(6)위에 p-InP층(14), i-InGaAsP 광흡수층(13), n-InP층(12) 및 n-InGaAsP 전도층(11)으로 이루어지고 이 전도층(11)에는 전극(16)이 형성되어 있다. 반도체 레이저와 포토 트랜지스터의 소자분리는, RIE등의 드라이에칭법 등에 의해 형성한 공극(17)에 의해 수행된다. 이와같이 구성된 반도체 레이저등을 포함하는 광반도체장치는 종래의 매립형 반도체 레이저장치의 형성법과 동일한 공정으로 형성할 수 있기 때문에, 양산화가 가능하다. 더구나, 포토 트랜지스터는 광감도가 포토 다이오드와 비교해서 수십배∼수백배로 향상되기 때문에, 반도체 레저의 감시, 제어기능이 대폭적으로 개선된다. 또, 전극형성 공정도 간편하므로, 소자구조가 복잡하게 되지 않고, 와이어(wire)본딩 등의 자겁성도 향상된다. 또한, 상기 실시예서는 전류블로킹층과 포토 트랜지스터를 형성하는 매립공정을 후에 수행했지만, 이를 먼저 수행하고, 후에 활성층을 포함하는 다층막을 형성해도 좋다. 또, 상술한 실시예에 있어서는, InP 반도체기판을 이용하고, i층으로서 InGaAsP계의 반도체를 이용하고 있지만, 본 발명은 이에 한정되지 않고, 예컨대 GaAs 반도체기판을 이용할 수도 있는 바, 그 경우에 사용되는 i층으로서는 GaA1As 또는 InGaA1P 또는 GaA1P계 등의 반도체 등이 있다. 다음에는 본 발명의 제2실시예를 상기 제1도를 참조하여 설명한다.
통상, 반도체 레이저로부터 방사(放射)되는 발진광은 밴드 갭보다도 조금작은 에너지를 갖는다. 이 광을 수광하는 포토 트랜지스터의 광흡수층(13)을 InXGa1-XAsyP1-y의 조성을 형성하는 경우, 그 조성비를 변화시킴으로써, 밴드 갭을 용이하게 변화시킬 수가 있다. 따라서, 반도체 레이저의 활성층(8)보다도 작은 에너지 갭으로 되도록 광흡수층(13)의 조성비(y)를 0∼1의 범위에서 제어함으로써 포토트랜지스터의 흡수감도를 개선할 수가 있다. 반도체 레이저로부터의 발진광의 밴드 갭 에너지보다도 작은 밴드 갭의 광흡수층(13)을 얻기 위해서는 그 조성비(y)를 활성층(8)의 조성비(y)보다 크게 하면 좋다. 이 실시예에서는, 발진파장이 1.3μm이기 때문에 조성비(y)를 0.55∼0.8의 범위로 제어했다. 조성비(y)를 크게 함에 따라, 흡수계수는 커지게 되지만, 포토 트랜지스터의 광흡수층(13)단면에서의 흡수증대와 재결함에 의해, 고전류에 기억하는 비율이 작아지게 된다. 따라서, 광침투길이가 50μm∼500μm 정도로 되도록 조성비(y)를 0.8이하로 한다. 또한, 광흡수층(13)은 충분한 전계가 걸리도록 고항화할 필요가 있기 때문에, 캐리어 농도를 2×1016cm-3정도이하로 제어할 필요가 있다. 광흡수층(13)은 반도체 레이저로부터의 광을 받아들이는 수광면을 갖추고 있고, 이 수광면은 공급(17)을 매개로 하여 반도체 레이저의 활성층, 즉 i층과 대향하고 있다.
따라서 그 두께(H)는, 광의 방사각과 공극(17)의 간격에 의존하게 되는 바, 그 관계는 H=L-tan(θ/2)로 표현된다. 여기에서, θ는 반도체 레이저로부터의 발진광의 빈치전폭(반치전폭)방사각이다. 활성층(8)으로부터의 광은 방사각이 대체로 ±40이면 이 수광면의 60∼70% 정도눈 수광되기 때문에, 수광면이 이 각도까지의 광을 받아들인다고 하면, 광흡수층(13)의 두께는 0.1∼5.0μm 정도가 적당하다. 그에 따라, 포토트랜지스터의 수광감도를 종래의 10배정도로 대폭적으로 개선할 수가 있다. 또한, 밴드 갭에 상한을 둠으로써, 암전류의 발생을 절감할 수도 있다. 또한, 본 실시예에서는 파장을 1.3μm로 했지만, 1.55μm이나 그 이외의 파장이어도 좋다.
다음으로, 본 발명의 제3실시예를 상기 제1도를 참조하여 설명한다. 포토 트랜지스터에는 역바이어스전압이 인가되지만, 신호광이 입사되지 않는 경우에도 누설(leak)전류에 의한, 예컨대 수 마이크로 암페어(micro ampare)의 암전류가 발생하여 S/N(signal/noise)을 저하시킨다. 이 실시예의 경우는, 포토 트랜지스터의 단면에서의 누설전류가 비교적 크기 때문에, 이 단면에서의 인가전압을 작게 하기 위해서 n측 전극(16)의 단면과 결정단면 사이를 떼어 놓고, 13∧11으로 되도록 설정한다. 즉, 제1도에 있어서, 공극(17)축의 포토 트랜지스터 단부와 서로 마주보고 있는 전극(16)의 단부 사이의 거리 I1보다 반대측의 포토 트랜지스터 단부와 그것과 서로 마주보고 있는 전극(16)사이의 거리(I3)쪽이 길게 되어 있다. 이것은 I1측에서의 단면영역에서의 광흡수량이 크기 때문에 이와 같은 구성을 취한 것이다. 따라서, 본 발명은 이와같은 구성을 함으로써, 포토 트랜지스터의 암전류의 발생을 대폭으로, 예컨대 수 10나노암페어정도 이하로 줄일 수가 있다.
다음에 본 제5도를 참조하여 제4실시예를 서명한다. 제5도는, 광반도체장치의 평면도이다. 레이저광을 발생시키는 반도체 레이저의 활성층은 도면의 전극(1)의 밑에, 전극과 평행하게 스트라이프모양으로 형성되어 있다. 따라서, 레이저광은 전극(1)에 평행하게 도시된 광축과 일치하는 수광소자방향으로 출사된다. 그런데, 레이저광이 수광소자에 수직으로 입사되면, 즉 광축이 수광소자와 수직으로 교차하면, 입사한 레이저광이 그대로 반사되는 비율이 커지게 된다. 그래서, 이 실시예에서는 그 반사를 적게 하기 위해해서, 수직방향으로부터 ω도 만큼 경사지게 해서 그 반사를 적게 하고 있다. 반사를 적게하는 가장 효율 좋은 각도(ø)는 5∼20도 전후이다.
다음에는, 제6도를 참조하여 제5실시예를 설명한다. 반도체 레이저의 구조는 제1실시예(제1도)와 같다. 수광소자부분은 구조가 다른 바, n-i-p-n 도전형 구조를 갖추고 있다. 이 부분의 반도체 다층막은, 밑에서부터 차례로 i-InGaAsP 광흡수층(13), p-InP층(14), n-InP층(12), n-InGaAsP 전도층(11)으로 이루어지고, 전도층에는 전극(16)이 형성되어 있다. 이 구조는, 다른 실시예와 마찬가지로 전류블로킹층과 동일하다. 활성층(8)괴 광흡수층은 공극(17)을 매개로 하여 서로 마주보고 있으며, 광흡수효율은 다음 실시예와 동일하다.
다음에는 제7도 및 제8도를 참조하여 제6실시예를 설명한다. 각도면의 반도체 레이저는 제1실시예(제1도)와 동일하다. 제7도의 수광소자부분은 구조가 다른 바, n-i-p도전형의 구조를 갖추고 잇다. 이 부분의 반도체 다층막은, 밑에서부터 차례로 i-InGaAsP 광흡수층(13), p-InP층(14), p-InGaAsP 전도층으로 이루어지고, 전도층에는 전극(16)이 형성되어 있다. 이 구조는 다른 실시예와 마찬가지로 전류블로킹층과 동일하다. 활성층(8)과 광흡수층(13)은 공극(17)을 매개로 하여 서로 마주보고 있으며, 광흡수효율은 다른 실시예와 동일하다. 이 예에서는 순방향으로 전압을 인가하기 때문에 전류는 흐르기 쉽지만, i층이 고저항이므로 저전압에서 사용하면 본 발명에 적합한 것이다. 이것은, 제8도에 관해서도 동일한 것이라고 말할 수가 있다. 제8도의 수광소자부분은 n-i-n 도전형 구조로 갖추고 있다. 이 부분의 반도체 다층막은, 밑에서부터 차례로 i-InGaAsP 광흡수층(13), n-InP층(12), n-InGaAsP 전도층(11)으로 이루어지고, 전도층에는 전극(16)이 형성되어 있다. 이 구조는, 다른 실시예와 마찬가지로 전류블로킹층과 동일하다.
한편, 본원 청구범위의 각 구성요소에 병기한 도면의 참조번호는, 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정하는 의도로 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와같이 본 발명에 의하면, 광반도체장치에 있어서, 동일한 기판위에 전류블로킹층과 동일한 구조를 갖는 수광소자를 형성하고 있기 때문에, 복잡한 전극공정이 필요없게 되고, 또 수광소자의 광흡수효율을 대폭적으로 향상시킬 수가 있다. 또, 반도체 레이저와 수광소자를 동시에 형성할 수 있기 때문에, 양산성이 우수하다.

Claims (8)

  1. 반도체기판과 ; 상기 반도체기판위에 형성되고, 스트라이프모양의 활성층(8)을 포함하는 복수개의 반도체층으로 이루어진 다층막 및 이 다층막을 양측으로부터 협지하도록 형성된 전류블로킹층(2, 3, 4, 5)을 갖춘 반도체 레이저 및 ; 상기 반도체기판위에 형성되고, 이 반도체 레이저의 광출사면에 대향하여 상기 전류블로킹층과 동일한 두께 및 같은 조성의 반도체층으로 이루어진 다층막(11, 12, 13, 14)를 갖춘 수광소자를 구비하고 있는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 수광소자의 수광면이, 상기 반도체 레이저의 출사면에 대하여 5∼20도의 각도로 경사지게 되어 있는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 수광소자의 상부전극(16)의 단면은 상기 수광소자의 단면으로부터 내측의 위치에 형성되어 있고, 상기 수광소자의 수광면으로부터 상기 상부전극의 가장 가까운 한변까지의 거리는 상기 수광면과는 반대측에 있는 상기 수광소자의 측면으로부터 상기 상부전극의 가장 가까운 한변까지의 거리보다 짧은 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 상기 전류블로킹층과 상기 수광소자는 모두 i도전형층을 구비하고 있고, 상기 수광소자의 i도전형 층(13)은 광흡수층으로 이용되는 것을 특징으로 하는 반도체장치.
  5. 제4항에 있어서, 상기 i도전형 층의 캐리어 농도가 2×1016/cm3이하인 것을 특징으로 하는 반도체장치.
  6. 제4항에 있어서, 상기 전류블로킹층과 상기 수광소자는 모드 n-p-i-n, n-i-p-n, n-i-p 및 n-i-n으로부터 선택된 도전형 구조를 갖추고 있는 것을 특징으로 하는 반도체장치.
  7. 제4항에 있어서, 상기 광흡수층인 i도전형 층은, 상기 반도체 레이저의 활성층보다도 작은 밴드 갭 에너지를 갖고 있는 것을 특징으로 하는 반도체장치.
  8. 제4항에 있어서, 상기 i도전형 층은 InxGa1-xAsyP1-y(단, 1＜y＜1, 0x1)으로 이루어진 것을 특징으로 하는 반도체장치.
KR1019920016489A 1991-09-12 1992-09-09 반도체장치 KR960005580B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-260487 1991-09-12
JP26048791A JP2980435B2 (ja) 1991-09-12 1991-09-12 半導体装置

Publications (2)

Publication Number Publication Date
KR930006990A KR930006990A (ko) 1993-04-22
KR960005580B1 true KR960005580B1 (ko) 1996-04-26

Family

ID=17348651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920016489A KR960005580B1 (ko) 1991-09-12 1992-09-09 반도체장치

Country Status (5)

Country Link
US (1) US5281829A (ko)
EP (1) EP0532025B1 (ko)
JP (1) JP2980435B2 (ko)
KR (1) KR960005580B1 (ko)
DE (1) DE69216329T2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669491A (ja) * 1992-08-18 1994-03-11 Fujitsu Ltd 光送受信装置
EP0741860B1 (de) * 1994-01-26 1998-12-02 Horst Ahlers Temperatursensor
DE19812199C1 (de) * 1998-03-19 1999-11-04 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung und eine mindestens zwei Halbleiterelemente umfassende Halbleiteranordnung
US6137123A (en) * 1999-08-17 2000-10-24 Honeywell International Inc. High gain GaN/AlGaN heterojunction phototransistor
KR100490921B1 (ko) * 1999-10-30 2005-05-19 충남대학교산학협력단 순무피클의 제조방법
US6265237B1 (en) * 1999-12-15 2001-07-24 Lucent Technologies Inc. In-wafer testing of DFB semiconductor lasers
US7009210B2 (en) * 2000-10-06 2006-03-07 Alphion Corporation Method and apparatus for bit-rate and format insensitive performance monitoring of lightwave signals
US6888171B2 (en) * 2000-12-22 2005-05-03 Dallan Luming Science & Technology Group Co., Ltd. Light emitting diode
KR20010025701A (ko) * 2001-01-18 2001-04-06 임준호 생오이를 이용한 피클 제조방법
GB2389957A (en) * 2002-06-19 2003-12-24 Kamelian Ltd Automatic power control of a semiconductor optical amplifier
JP4134695B2 (ja) * 2002-11-21 2008-08-20 住友電気工業株式会社 光モジュール
KR100493089B1 (ko) * 2002-12-17 2005-06-02 삼성전자주식회사 집적광학장치
DE10345555A1 (de) * 2003-09-30 2005-05-04 Osram Opto Semiconductors Gmbh Strahlungsemittierendes und -empfangendes Halbleiterbauelement und Verfahren zu dessen Herstellung
KR100750506B1 (ko) * 2004-12-10 2007-08-20 한국전자통신연구원 광감지기를 구비한 표면방출레이저소자 및 이를 적용한광도파로 소자
JP4706970B2 (ja) * 2006-02-16 2011-06-22 古河電気工業株式会社 フォトニック結晶半導体光増幅器および集積型光半導体素子
JP2009283822A (ja) 2008-05-26 2009-12-03 Mitsubishi Electric Corp 半導体レーザ及びその製造方法
DE102009028909A1 (de) 2009-08-26 2011-03-17 Nanoplus Gmbh Nanosystems And Technologies Halbleiterlaser mit auf einem Laserspiegel angebrachtem Absorber
KR102607820B1 (ko) * 2022-10-13 2023-11-29 서미수 다종의 야채와 과일을 포함하는 발효 피클 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55148482A (en) * 1979-05-08 1980-11-19 Canon Inc Semiconductor laser device
JPS5831593A (ja) * 1981-08-18 1983-02-24 Nec Corp 光集積化素子
DE3280183D1 (de) * 1981-11-30 1990-06-28 Fujitsu Ltd Optische halbleiteranordnung.
JPS58186986A (ja) * 1982-04-27 1983-11-01 Kokusai Denshin Denwa Co Ltd <Kdd> モニタ付分布帰還形半導体レ−ザ
JPS61140189A (ja) * 1984-12-12 1986-06-27 Canon Inc 半導体レ−ザ
JPS61183988A (ja) * 1985-02-08 1986-08-16 Matsushita Electric Ind Co Ltd 半導体レ−ザ装置
JPS62145791A (ja) * 1985-12-20 1987-06-29 Agency Of Ind Science & Technol 半導体装置
JPS62150795A (ja) * 1985-12-24 1987-07-04 Mitsubishi Electric Corp 半導体光素子構造
JPS6360563A (ja) * 1986-08-29 1988-03-16 Nec Corp 光電子集積素子

Also Published As

Publication number Publication date
DE69216329T2 (de) 1997-05-22
EP0532025A1 (en) 1993-03-17
EP0532025B1 (en) 1997-01-02
DE69216329D1 (de) 1997-02-13
JP2980435B2 (ja) 1999-11-22
KR930006990A (ko) 1993-04-22
US5281829A (en) 1994-01-25
JPH0575214A (ja) 1993-03-26

Similar Documents

Publication Publication Date Title
KR960005580B1 (ko) 반도체장치
JPS6215875A (ja) 半導体装置およびその製造方法
US6678302B2 (en) Semiconductor device and manufacturing method thereof
US6374028B2 (en) Ridge waveguide-type optical semiconductor device and method of fabricating the same
JP2827411B2 (ja) 光半導体素子及びその製造方法
WO2020250291A1 (ja) 半導体光集積素子および半導体光集積素子の製造方法
JPH0513809A (ja) 半導体発光素子
US6845205B2 (en) Semiconductor optical device
JP3111982B2 (ja) 導波路型半導体光素子
KR20000011496A (ko) 반도체레이저장치
US5917846A (en) Optical Semiconductor device with carrier recombination layer
KR100576299B1 (ko) 반도체 레이저 및 광통신용 소자
JPH1022577A (ja) 発光半導体装置
JP3708758B2 (ja) 半導体受光素子
JPH05110186A (ja) モノリシツク光素子およびその製造方法
JP2770722B2 (ja) 波長可変半導体レーザの製造方法
JP2605911B2 (ja) 光変調器及び光検出器
JP4164248B2 (ja) 半導体素子及びその製造方法、及び半導体光装置
JP4043555B2 (ja) 導波路型光検出器
JPS6218782A (ja) 埋込み構造半導体レ−ザ
JPH0677583A (ja) 半導体レーザ／光変調器集積化光源
JPH09298338A (ja) 量子井戸結晶体および半導体レーザ
JPS6320398B2 (ko)
JPH0961763A (ja) 半導体光変調装置
JPH10135512A (ja) 半導体素子および半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090410

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee