KR960004655B1

KR960004655B1 - 동화 표시 장치 및 그것에 이용되는 외부 메모리

Info

Publication number: KR960004655B1
Application number: KR1019910701281A
Authority: KR
Inventors: 토요후미 다케하시; 미찌타카 미요시; 마사히로 오타케; 사토시 니시우미
Original assignee: 가부시키가이샤 리코; 히루마 겐지; 닌텐도 가부시키가이샤; 야마우치 히로시
Priority date: 1990-02-05
Filing date: 1991-02-04
Publication date: 1996-04-11
Also published as: CA2051655A1; EP0466936A1; KR920701939A; CA2051655C; DE69125661T2; BR9104307A; EP0466936A4; WO1991011799A1; ATE151903T1; HK1005197A1; DE69125661D1; US5608424A; EP0466936B1; RU2106012C1; ES2100226T3

Abstract

내용없음．

Description

[발명의 명칭]

동화 표시 장치 및 그것에 이용되는 외부 메모리

[도면의 간단한 설명]

제1도는 본 발명의 한 실시예를 나타낸 개략 블럭도.

제2도는 제1도 실시예의 비디오 프로세서를 나타낸 블럭도.

제3도는 타이밍 신호 발생회로를 나타낸 블럭도.

제4a도 및 제4b도는 수평방향의 각 타이핑 신호를 나타낸 타이밍도.

제5도는 수직 방향의 각 타이밍 신호를 나타낸 타이밍도.

제6a도, 제6b도 및 제6c도는 제2도에 나타낸 동화 데이터 발생회로를 나타낸 블럭도.

제7도는 오브젝트 데이터의 한 예를 나타낸 도해도.

제8도는 OAM 어드레스 회로를 상세하게 나타낸 블럭도.

제9도는 어드레스 선택회로 OAM 제어 회로 및 OAM를 상세하게 나타낸 블럭도.

제10도는 벡터 RAM 어드레스 회로 및 벡터 RAM을 상세하게 나타낸 블럭도.

제11도는 레지스터 제어회로, H위치 레지스터, V위치 레지스터, 어트리뷰티 레지스터, 네임 레지스터, H위치 연산회로 및 V위치 연산회로를 상세하게 나타낸 블럭도.

제12도는 모니터 화면에 관련된 수평(H)위치 및 수직(V)위치를 나타낸 도해도.

제13도는 사이즈 레지스터, 인터페이스 레지스터, 사이즈 데코더 및 인렌지 판정회로를 상세하게 나타낸 블럭도.

제14도 및 제15도는 비디오 데이터 메모리의 메모리 포맷의 한 예를 나타낸 도해도.

제16도는 사이즈 카운터 제어 회로를 상세하게 나타낸 블럭도.

제17도는 어드레스 가산기 제어회로를 상세하게 나타낸 블럭도.

제18a도-제18d도는 H플립 및 V플립의 상태를 나타낸 도해도.

제19도는 어드레스 가산기, 비디오 데이터 메모리 어드레스 회로 및 비디오 데이터 메모리를 상세하게 나타낸 도면.

제20도는 H 반전회로 및 칼라데이터 추출회로를 상세하게 나타낸 도면.

제21도는 버퍼RAM을 상세하게 나타낸 블럭도.

제22도는 버퍼RAM 어드레스 회로 및 버퍼RAM 제어회로를 상세하게 나타낸 블럭도이다.

[발명의 상세한 설명]

[기술분야]

본 발명은 움직이는 화상(animation)(이하 ＂동화＂라 한다.) 표시장치 및 그것에 이용되는 외부메모리에 관한 것이다.

본 발명은 각각이 수평방향 및 수직방향으로 각각 복수의 도트로 이루어진 1개 이상의 캐릭터 단위를 조합시킴으로서 커다란 사이즈의 오브젝트를 레스터 주사 모니터에 애니메이션 적으로 표시하는 예를 들면 비디오 게임기와 퍼스널 컴퓨터 등의 동화 표시장치 및 그것에 이용되는 외부메모리에 관한 것이다.

[종래의 기술]

1984년 7월 7일자에 출원 공개된 일본 특개소59-118184호(대응 미합중국 특허 제4,824,106호)공보에는, 예를 들면「페밀리·컴퓨터(상품명)」또는「Nintendo Entertainment System(상품명)」등에 실시되고 있는 동화 표시장치가 개시되어 있다.

일본특개소59-118184호에 개시된 동화표시장치는 1화면분의 오브젝트(캐릭터)의 데이터를 기억하는 제1메모리와 다음의 수평 주사 기간에 표시해야할 오브젝트된 데이터만을 기억하는 제2메모리와 하나의 오브젝트된 도트 데이터(그래픽 데이터)를 기억하는 복수의 시프트 레지스터를 포함한다.

그리고 오브젝트마다 수평 및 수직위치 데이터, 오브젝트 코드 및 속성데이터를 출력한다.

오브젝트의 수직 표시장치와 모니터의 수평주사선의 번호를 비교하여 그 오브젝트가 다음의 수평주사선 기간에 표시해야 할 것인지 하지 않을 것인지를 판정하는 소위 「인렌지 판정」이 행해진다.

그리고 각 오브젝트마다 인렌지 판정하고 인렌지 상태에 있다고 판정된 오브젝트의 그래픽 데이터가 제1메모리에서 제2메모리로 전송되고 수평 블랭킹 기간중에 그 그래픽 데이터가 시프트 레지스터에 전송된다.

이 일본특개소59-118184호 공보 개시된 동화 표시 장치에 있어서는 수평 블랭킹 기간중에 인렌지 상태에 있다고 판정된 오브젝트의 그래픽 데이터가 시프트 레지스터에 전송되기 때문에 그 이전의 비디오 게임기에 비해서 현격히 빠른 처리속도를 실현했다.

그러나, 이 표시장치에 있어서 큰 사이즈의 오브제트를 표시할 경우 CPU(마이크로 프로세서)의 부담이 크고 또 큰 용량의 OAM(Object Attribute Memory: 동화 속성 메모리)가 필요하게 된다.

즉 이 종래 기술에서는 1오브젝트가 4바이트의 데이터로 구성되어 있기 때문에 N개의 캐릭터 집합으로 이루어진 커다란 오브젝트를 표시하기 위해서는 제2메모리와 제3메모리에 있어서 4바이트 ×N의 데이터 개서가 필요하게 된다.

따라서 커다란 오브젝트를 표시할때 CPU(마이크로 프로세서)의 부담이 증대하여 다른 연산처리 등에 영향을 줄 수 있기 때문에 이 연산 처리에 영향을 주지 않는 범위에서 오브젝트를 표시하도록 하면 오브젝트의 사이즈와 갯수가 제한되어 버린다.

또 OAM에는 그 오브젝트를 구성하는 모든 캐릭터의 오브젝트 데이터 즉 수평 위치, 수직 위치, 색 코드 및 속성 데이터를 기억하지 않으면 안되고 따라서 OAM의 기억용량 증대의 필요가 발생한다.

이와같은 종래의 기술에 대해서 예를들면 1987년 2월 2일자에 출원 공개된 일본특개소 62-24296호에서는 큰 사이즈의 오브젝트를 표시 가능한 화상 처리 장치가 제안되고 있다.

이 특개소 62-24296호 개시 기술에서는 수평 표시 사이즈 및 수직 표시 사이즈의 데이터를 속성 메모리(이것은 OAM에 상당한다)에 기억하고 수직 표시 사이즈의 데이터를 인렌지 검출을 위해서 이용하고 수평 표시 사이즈 데이터를 캐릭터 RAM의 판독 어드레스로서 이용한다.

따라서 이 종래 기술에 의하면 오브젝트마다 그 사이지를 임의로 변경할 수 있다고 하는 잇점이 있다.

그러나 일본특개소 62-24296호 개시 기술에서는 앞의 일본특개소 59-119184호 개시 기술과 같은 양상으로 인렌지 판정을 위해서 수평 표시 사이즈 데이터를 이용하지 않기 때문에 수직 표시 사이즈 데이터에서 인렌지 상태에 있다고 판정된 모든 오브젝트 데이터에 대해서 처리된다.

즉 대상 오브젝트가 모니터의 화면 양단에서 초과할 경우이어도 수직 표시 사이즈 데이터만으로 인렌지 판정을 수행하면 그 오브젝트는 본래 화면상에 표시되어 있지 않는 것임에도 불구하고 인렌지 상태에 있다고 판정되어 버린다.

즉 모니터 화면의 수평 방향 표시 가능 범위외에 있는 오브젝트에 대하여도 그래픽 데이터로의 변환을 위한 처리가 실행된다.

한편 이와같은 그래픽 데이터로의 변환 처리를 위해서 허용되는 시간은 일정시간이기 때문에 1수평 라인에 표시할 수 있는 오브젝트수가 실질적으로 감소한다고 하는 문제점이 있었다.

이와같은 문제를 제거하기 위해서는 CPU(마이크로 프로세서)는 표시범위외의 오브젝트에 대해서는 인렌지 상태에 있는지 아닌지를 판단하려고 하지 않는 처리를 행할 필요가 있고 CPU 부담의 경감을 충분하지 않다.

[발명의 개요]

그 때문에 본 발명의 주된 목적은 신규인 동화 표시장치 및 그것에 이용되는 외부 메모리를 제공하는 것이다.

본 발명의 다른 목적은 큰 사이즈의 오브젝트를 표시할때 CPU)마이크로 프로세서)의 부담을 대폭적으로 경감할 수 있는 동화 표시장치를 제공하는데 있다.

본 발명의 다른 목적은 작은 기억 용량의 동화 속성 메모리를 이용하여 커다란 사이즈의 오브젝트를 표시할 수 있는 동화 표시장치를 제공하는데 있다.

본 발명의 다른 목적은 작은 기억 용량의 메모리를 이용하여 표시 가능한 오브젝트트수를 증가 시킬 수 있는 동화 표시장치를 제공하는데 있다.

본 발명의 다른 목적은 동화 처리를 행하는 프로세서의 부담을 경감할 수 있는 화상 표시장치를 제공하는데 있다.

본 발명의 다른 목적은 오브젝트의 일부 또는 전부가 화면에서 초과할 때에는 초과된 부분을 공지함으로서 필요없는 데이터 처리를 가급적 없앰으로써 오브젝트의 실질적인 감소를 막고 동화표시장치를 제공하는데 있다.

본 발명의 그 외의 목적은 상기와 같은 동화처리장치에 이용되는 외부메모리를 제공하는데 있다.

제1의 발명은 각각이 수평 및 수직방향으로 각각 복수의 도프로 이루어진 1개 이상의 캐릭터를 조합시킴으로서 커다란 사이즈의 오브젝트를 래스터 스캔 모니터에 표시하는 동화 표시장치이고 다음의 것을 구비한다 : 오브젝트를 구성하는 캐릭터의 그래픽 데이터를 각 오브젝트마다 미리 그 관련된 어드레스 영역에 기억하는 제1의 기억수단 : 레스터 스캔 모니터의 다음 수직 기간에 표시되어야할 1이상의 오브젝트를 지정하기 위해서 오브젝트 지정 데이터를 발생하는 오브젝트 지정 데이터 발생 수단; 지정된 오브젝트가 표시되어야 할 모니터상의 수평 및 수직 위치를 나타내는 위치데이터를 발생하는 위치데이터 발생수단; 오브젝트 사이즈를 선택하는 사이즈 선택 데이터를 발생하는 사이즈 선택 데이터 발생수단; 오브젝트 지정데이터 및 위치 데이터를 일시적으로 기억하는 제2의 기억수단; 제2의 기억수단에서 판독된 수직위치 데이터와 사이즈 선택 데이터 발생수단에서의 사이즈 선택 데이터를 기초로 하여 그 오브젝트를 다음의 수평주사 기간에 나타내야 할지 아닐지를 판정하고 또 제2의 기억수단에서 판독된 수평위치 데이터와 사이즈 선택 데이터 발생수단에서의 사이즈 선택 데이터를 기초로 하여 그 오브젝트를 다음의 수평주사기간에 나타내야 할지 아닐지를 판정하는 인렌지 판정수단; 및 인렌지 판정수단에 있어서 인렌지 상태에 있다고 판정된 오브젝트에 대하여 오브젝트 지정 데이터, 상기 위치 데이터 및 상기 사이즈 선택 데이터를 기초로 하여 제1의 기억수단 판독 어드레스를 작성하고 제1의 기억 수단에 부여하는 판독 어드레스 작성수단.

또 제1의 발명인 외부 메모리에 적용시킬 경우 그 외부 메모리에는 전술한 오브젝트 지정 데이터 발생수단, 위치 데이터 발생수단 및 사이즈 선택 데이터 발생수단이 설치된다.

1개의 캐릭터는 예를 들면 수평 방향 8도트(픽셀)×수직방향 8도트(픽셀)로 형성된다.

1개 이상의 이와같은 집합 내지 조합에 의해서 1개의 오브젝트가 구성된다.

예를들면 비디오 데이터 메모리와 같은 제1의 기억수단에는 예를 들면 128개의 오브젝트 각각을 구성하는 1개 이상의 캐릭터 그래픽 데이터(도트 데이터)가 각 오브젝트마다 미리 기억되어 있다.

따라서 이 제1의 기억수단에서의 그래픽 데이터를 판독함으로서 레스터 스캔 모니터상에 오브젝트를 표시한다.

마이크로 프로세서(CPU)는 예를 들면 초기상태 또는 레스터스캔 모니터의 수직 블랭킹 기간중에 예를 들면 OAM(오브젝트 어트리뷰티 메모리)와 같은 제2의 기억 수단에 오브젝트 데이터를 셋트한다.

오브젝트 데이터는 예를 들면 칼라 펠릿 데이터, 수평 및 수직 플립 데이터 및 우선표시 데이터등 다른 오브젝트 지정데이터(네임 데이터), 수직위치 데이터, 수정위치 데이터 및 오브젝트 사이즈 선택 데이터를 포함한다.

오브젝트 사이즈 결정 데이터는 예를 들면 오브젝트 사이즈 지정 데이터 및 사이즈 선택 데이터를 포함하고 사이즈 지정 데이터는 예를 들면「8×8」,「16×16」,「32×32」또는「64×64」의 오브젝트 사이즈중 2개를 지정한다.

또 사이즈 선택은 예를 들면 ＂0＂ 또는 ＂1＂ 이고 이 사이즈 선택으로서 ＂0＂ 이 설정되었을 때 상기 선택된 2개의 사이즈중 한쪽이 선택되고 ＂1＂ 일 때 상기 2개중 나머지 다른 쪽이 선택된다.

이와같이 하여 사이즈 결정 데이터에 의해서 오브젝트 사이즈가 결정된다.

인렌지 판정수단에서는 예를들면 레스터 스캔 모니터의 수평라인 번호와 오브젝트 수직위치 데이터와의 차를 구하고 그 결과와 상기 오브젝트 사이즈를 기초로하여 해당 오브젝트가 인렌지 상태에 있는지 없는지, 즉 다음의 수평 라인에 표시해야 할지 어떨지를 판정한다.

동시에 인렌지 판정수단에서는 예를 들면 오브젝트 수평위치의 절대값 연산 결과와 오브젝트 사이즈를 기초로 하여 해당 오브젝트가 인렌지 상태에 있는지 아닌지를 판정한다.

인렌지 판정 수단에 의해서 수평 방향 및 수직방향이 값이 인렌지 상태에 있다고 판정된 오브젝트의 그래픽 데이터가 제1의 기억수단에서 판독한다.

즉 판독 어드레스 작성 수단은 오브젝트 지정 데이터, 위치데이터 및 오브젝트 사이즈를 기초로 하여 인렌지 검출된 오브젝트의 그래픽 데이터를 제1의 기억 수단에서 판독된 것 같이 판독 어드레스를 작성 한다.

이 제1의 발명에 의하면 인렌지 판정수단에 의해서 수직 및 수평방향의 인렌지를 판정하기 위해 앞에서 인용한 일본특개소 59-118184호와 일본 특개소 62-24296호와 같이 수직방향의 인렌지만을 검출한 것에 비해서 실제로 표시해야할 오브젝트만이 인렌지 판정되기 때문에 1수평 라인에 표시할 수 있는 오브젝트수의 실질적인 감소가 방지될 수 있다.

그리고 인렌지 상태에 있다고 판정된 오브젝트는 반드시 표시되기 때문에 CPU내지 마이크로 프로세서의 필요없는 처리시간이 없고 마이크로 프로세서의 효율을 향상 할 수 있다.

제2의 발명은 각각이 수평 및 수직방향으로 각각 복수도트로 이루어진 1개 이상의 캐릭터를 조합시킴으로서 커다란 사이즈의 오브젝트를 레스터 스캔 모니터에 표시하는 동화 표시장치이고 다음의 것을 구비한다 : 오브젝트를 구성하는 캐릭터의 그래픽 데이터를 각 오브젝트마다 미리 관련된 어드레스 영역에 기억하는 제1의 기억수단; 래스터 스캔 모니터의 다음의 수직 기간에 표시되어야 할 1이상의 오브젝트를 지정하기 위해서 오브젝트 지정 데이터를 발생하는 오브젝트 지정 데이터 발생 수단; 지정된 오브젝트가 표시 되어야할 모니터상의 위치를 나타낸 위치 데이터를 발생하는 위치 데이터 발생수단; 오브젝트마다 그 오브젝트 사이즈를 선택하는 사이즈 선택 데이터 발생수단; 화면마다 사이즈 지정 데이터를 결정하는 지정모드 데이터를 발생하는 지정모드 데이터 발생수단; 오브젝트 지정 데이터 및 위치데이터를 일시적으로 기억하는 제2의 기억수단 : 제2의 기억수단에서 판독된 위치데이터와 사이즈 선택 데이터 발생수단에서의 사이즈 선택 데이터 및 지정모드 데이터 발생수단에서의 지정모드 데이터의 조합을 기초로 하여 그 오브젝트를 다음의 수평 주사기간에 표시해야 하는지 아닌지를 판정하는 인렌지 판정수단; 및 인렌지 판정수단에 있어서 인렌지 상태에 있다고 판정된 오브젝트에 대해서 제1의 기억수단의 판독 어드레스를 작성하여 제1의 기억수단에 부여하는 판독 어드레스 작성수단.

이 제2의 발명이 외부 데이터의 요점에 관해서 기술할 경우, 그 외부 메모리는 상기 오브젝트 지정 데이터 발생수단, 위치 데이터 발생수단, 사이즈 선택 데이터 발생 수단 및 지정 모드 데이터 발생수단이 설치된다.

제2의 발명에서는 인렌지 판정수단은 사이즈 지정 데이터와 사이즈 선택 데이터에 의해서 결정되는 오브젝트 사이즈와 오브젝트 모니터 상의 위치 데이터를 기초로 하여 해당 오브젝트가 인렌지 상태에 있는지 없는지를 판정한다.

그리고 판독 어드레스 작성 수단은 예를 들면 오브젝트 지정 데이터, 위치 데이터, 사이즈 지정 데이터 및 사이즈 선택 데이터를 기초로 하여 인렌지 판정된 오브젝트 그래픽 데이터를 제1의 기억 수단에서 판독하도록 판독 어드레스를 작성한다.

제2의 발명에 의하면 사이즈 지정 데이터 에서는 복수 종류의 사이즈를 오브젝트 지정 데이터를 발생하는 오브젝트 지정 데이터 발생수단; 지정된 오브젝트가 표시되어야 할 모니터상의 위치를 나타낸 위치 데이터를 발생하는 위치데이터 발생 수단: 오브젝트 사이즈를 결정하는 사이즈 결정 데이터를 발생하는 사이즈 결정 데이터 발생수단: 오브젝트 지정 데이터 및 위치데이터를 일시적으로 기억하는 제2의 기억수단; 제2의 기억수단에서 판독된 위치데이터와 사이즈 결정 데이터 발생수단에서의 사이즈 결정 데이터를 기초로 하여 그 오브젝트를 다음의 수평주사 기간에 표시해야 하는지를 판정하는 인렌지 판정수단; 인렌지 판정수단에 있어서 인렌지 상태에 있다고 판정된 오브젝트에 대해서 제1의 기억수단에서 그래픽 데이터를 판독하는 판독수단; 인렌지 판정수단에 의해서 인렌지 상태에 있다고 판정된 오브젝트의 일부가 상기 모니터의 화면에서 초과 하는지 아닌지를 판정하는 초과 판정수단; 및 초과 판정수단에 의해서 화면에서 초과하면 판정된 오브젝트 일부의 그래픽 데이터 제1기억수단에서의 판독을 금지하는 판독 금지수단.

제3의 발명에서는 인렌지 판정수단에 의해서 수평 방향 및 수직 방향과 같이 인렌지 상태에 있다고 판정된 오브젝트의 그래픽 데이터가 제1의 기억 수단에서 판독된다.

한편 수평방향의 위치 데이터를 기초로 하여 오브젝트 사이즈를 고려하고 예를들면 사이즈 카운터 제어회로와 같은 초과판정 수단이 그 오브젝트를 오브젝트 결정 데이터로 결정된 오브젝트 사이즈로 표시할때 오브젝트의 일부가 모니터 화면이 수평 방향 좌측단 및/ 또는 우측단에서 초과하는지 아닌지를 판정한다.

좌측단에서 초과한 것이 검출됐을 때 금지수단은 오브젝트의 그래픽 데이터를 판독하는 개시 어드래스를 실제로 표시시키는 캐릭터의 그래픽 데이터 어드레스에 프리셋함으로서 필요없는 그래픽 데이터의 판독을 금지한다.

또 우측단에서 초과했다는 것이 검출되었을 때 신호가 출력되고 이 신호에 응답해서 금지수단이 제1의 기억수단에서의 그래픽 데이터의 판독을 금지한다.

구체적으로는 오브제트 지정 데이터를 보호하는 레지스터에 다음의 오브젝트 지정데이터를 지지함으로서 다음의 오브젝트의 처리로 이동한다.

제3의 발명에 의하면 오브젝트의 일부가 모니터 화면에서 초과했을 때 이 초과하는 부분에 대해서는 제1의 기억수단에서의 그래픽 데이터 판독을 금지하기 때문에 초과하는 오브젝트의 부분을 위해 필요없는 데이터 처리가 실행되지 않는다.

따라서 실질적인 오브젝트의 수 감소를 막을 수 있는 동시에 동화 처리의 프로세서 부담을 가급적 감소 시킬 수 있고 전체로의 처리속도를 빨리 할 수 있다.

본 발명의 상기 목적 및 그 이외의 목적, 특징, 국면 및 잇점은 첨부 도면에 관련하여 행해지는 이하 실시예의 상세한 설명에서 한층 분명하게 될 것이다.

[발명을 실시하기 위한 최량의 형태]

[전체구성]

제1도를 참조해서 마이크로 프로세서(10)는 예를 들면 착탈식의 메모리 카셋트에 포함되는 프로그램 데이터 메모리(14)에서의 프로그램 데이터에 따라서 비디오 프로세서(12)등 동화 표시 장치의 전체적인 동작을 제어한다.

마이크로 프로세서(10)로서는 예를들면주식회사리코 제품의 집접회로 ＂RF5A22＂와 같은 16비트의 마이크로 프로세서가 이용된다.

비디오 프로세서(12)는 마이크로 프로세서(10)에서의 지시에 따라 비디오 데이터 메모리(16)에서의 그래픽 데이터를 판독하고 TV인터페이스(18)에 부여된다.

비디오 데이터 메모리(16)는 예를 들면 64K바이트의 SRAM(Static Random Access Memory) 으로 이루어지고 배경 패턴 기억 영역(16a) 및 캐릭터 더이터 기억 영역(16b)을 포함한다.

이와같이 배경 패턴 기억 영역(16a) 및 캐릭터 데이터 기억영역(16b)을 1개의 SRAM으로 구성하는 이유는 동작 속도가 빠른 것 및 기억 영역의 크기를 캐릭터(오브젝트)와 배경 패턴에서 임의로 설정할 수가 있다.

또 사운드회로(20)는 마이크로 프로세서(10)의 지시에 따라서 필요한 음악 및 효과음의 데이터를 디지틀 적으로 발생하여 TV 인터페이스(18)에 부여한다.

TV 인터페이스(18)는 비디오 프로세서(12)에서의 그래픽 데이터를 RGB신호로 변환하여 RGB 모니터(22)의 비디오 회로에 부여하는 동시에 사운드회로(20)에서의 사운드 데이터를 사운드 신호로 변환하여 RGB모니터(22)의 사운드 회로에 부여한다.

또 사운드 회로(20)로서는 예를 들면 소니주식회사제품의 집접회로 ＂CXD1222Q＂가 이용 가능하다.

이와같이 하여 RGB 모니터(22)의 화면상에는 프로그램 데이터 메모리(14)에 미리 설정되어 있는 프로그램의 진행에 따라서 변화하는 비디오 게임등의 오브젝트와 배경 패턴이 표시된다.

또 제1도는 실시예에서는 TV인터페이스(18)는 그래픽 데이터를 RGB신호로 변화하도록 했다.

그러나 그래픽 데이터를 TV비디오 신호로 변환하는 TV인터페이스가 이용되어도 좋다.

이 경우 모니터로서는 일반 가정용 TV 수신기를 이용할 수 있다.

제2도에는 제1도 실시예의 비디오 프로세서(12)가 보다 상세하게 나타나 있다.

비디오 프로세서(12)는 마이크로 프로세서(10)에서의 데이터를 래치하는 데이터 래치와 어드레스 데코더등을 포함하는 CPU 인터페이스(24)를 포함하고 이 CPU 인터페이스(24)는 배경화상용 CPU 인터페이스(24a) 및 동화(오브젝트)용 CPU 인터페이스(24b)를 포함한다.

배경 화상용 CPU 인터페이스(24a)는 배경(Background) 화상에 관해서 마이크로 프로세서(10)와 비디오 프로세서(12)와의 사이에 데이터의 지원을 행하고 동화용 CPU 인터페이스(24b)는 오브젝트에 관해서 마이크로 프로세서(10)와 비디오 프로세서(12) 사이에 데이터의 교환을 행한다.

배경 화상용 CPU 인터페이스(24a)를 통해서 마이크로 프로세서(10)에서 투여된 프로그램 데이터에 따라서 배경 화상 데이터 발생회로(26)는 비디오 데이터 메모리(16)의 배경 패턴 기억 영역(16a)에서 배경 화상의 패턴 데이터(캐릭터 코드)를 판독하고 그 패턴 데이터를 기초로하여 비디오 데이터 메모리(16)의 캐릭터 데이터 기억 영역(16b)에서 배경 화상의 그래픽 데이터를 판독하여 합성회로(28)에 부여한다.

한편 본 발명이 향하는 동화 데이터 발생회로(30)는 후에 더욱더 상세하게 설명하지만 동화용 CPU인터페이스(24b)를 통해서 마이크로 프로세서(10)에 부여된 프로그램 데이터에 따라 비디오 데이터메모리(16)의 캐릭터 데이터 기억 영역(16b)에서 오브젝트의 그래픽 데이터를 판독하여 합성회로(28)에 부여한다.

합성회로(28)에서는 진술한 바와같이 오브젝트와 배경 패턴이 중합할 경우 오브젝트 및 배경 패턴의 어느 것을 우선적으로 표시하는가를 나타낸 우선 순위를 결정한다.

따라서 오브젝트에 우선권이 부여되었을 때 메모리가 화면에 표시되지만 그 오브젝트와 겹쳐있는 배경 패턴은 표시되지 않는다.

만약 배경 패턴에 우선권이 부여되었을 때 배경 패턴이 화면에 표시되고 그 배경 패턴과 겹쳐 있는 오브젝트는 표시되지 않는다.

이와같이 하여 합성회로(28)에 의해서 합성된 그래픽 데이터가 화상 신호 발생 회로(32)에 부여된다.

화상신호 발생회로(32)는 합성회로(28)에서 출력되는 각 도트(픽셀)마다 칼라 코드에 따라서 RGB신호를 작성하는 칼라 엔코더를 포함한다.

이 RGB신호가 전술한 바와같이 모니터(22)에 부여되는 것이다.

타이밍 신호 발생 회로(34)는 제4a도 및 제4b도에 나타낸 21.47727MHz의 기본 클럭을 받고서 이 기본클럭을 예를 들면 카운터, 데코더, 논리 회로등으로 처리함으로서 제3도, 제4a도 및 제4b도에 나타낸 다수의 타이밍 신호를 작성하고 CPU인터페이스(24), 배경화상 데이터 발생회로(26), 합성회로(28), 동화 데이터 발생 회로(30) 및 화상 신호 발생 회로(32)등에 인가한다.

보다 상세하게 설명하면 상기 기본 클럭이 1/2로 나누면 제4a도 및 제4b도에 나타낸 타이밍 신호(10M) 또는 (/10M)(단 본 명세서에 있어서 신호 ＂/＂는 반전을 의미한다.)을 얻을 수 있고 그것을 또한 1/2로 나누면 타이밍 신호(5M) 또는 (/5M)을 얻을 수 있다.

RGB모니터(22)(제1도)의 화면상에는 1도트(픽셀)의 표시 기간이 신호(5M)의 1사이클에 상당한다. 따라서 신호(5M)의 카운터 값이 ＂0-341＂의 시간이 수평 기간이다. 수평 기간의 내신호(5M)의 카운터 값 ＂0-268＂의 시간이 1수평표시 기간에 상당하고 카운터 값 ＂269-341＂의 시간은 수평 블랭킹 기간에 상당한다.

1수평기간, 즉 신호(5M)의 카운터 값이 ＂0-341＂마다 수직신호(V)(제3도)를 얻을 수 있고 이 신호(V)가 카운트되어서 조사중 수직위치 즉 라인 번호로 된다.

인터레이스 스캔시 1필드가 제5도에 도시한 바와같이 262 수평라인이라고 한다면 신호(V)의 카운터 값 ＂0-262＂의 사이에 타이밍 신호(Field)를 얻을 수 있고 이 신호(Field)가 하이레벨의 기간이 1 수직기간에 상당하고 카운터 값＂0-239＂가 수직 표시 기간에 상당하여 카운터 값 240-262이 수직 블랭킹 기간에 상당한다.

타이밍 신호(VBH)는 제5도에 나타낸 바와같이 수직 신호의 카운터 값 ＂240＂으로 출력되고 그것이 블랭킹 기간의 개시를 나타낸다.

또 타이밍 신호(VB)는 수직 블랭킹 기간에 하이 레벨로 되고 타이밍 신호(/VB)는 수직 표시기간에 하이레벨로 된다.

제4a도 및 제4b도에 나타낸 타이밍 신호(HC0)는 상기의 신호 5M을 1/2로 나누어서 얻을 수있고 타이밍 신호(/HC0)는 그 반전으로서 얻을 수 있다.

타이밍 신호(/HC1)는 신호(HC0)를 1/2로 나눈 신호이다. 타이밍 신호(/HC1) 신호(/HC0)를 1/2로 나눈 신호이다.

타이밍 신호(IN)는 제4a도 및 제4b도에 나타낸 바와같이 수평표시기간, 즉 신호(5M)의 가운터 값 ＂0-225＂간의 하이레벨인 인렌지 판정 동작중을 나타낸 신호이고 타이밍 신호(/IN)는 그 반전으로서 얻어진다.

타이밍 신호(/HI)는 1수평 기간마다 1개의 신호(5M)의 카운터 값 ＂0＂으로 출력된다.

타이밍 신호(HBH)는 제4b도에 나타낸 바와 같이 신호(5M)의 카운트 값 ＂269-270＂으로 출력되고 그것이 수평 블랭킹 기간의 개시를 나타낸다.

타이밍 신호(/HBH)는 신호(HBH)의 반전으로서 얻어지고 따라서 신호(/HBH)는 신호(5M)의 카운트 값 ＂271-268＂의 사이에서 하이레벨로 된다.

또 타이밍 신호(/HB)는 수평 블랭킹 기간에 로우레벨로 된다.

타이밍 신호(/LB)는 제4a도 및 제4b도에 나타낸 바와같이 신호(5M)의 카운터 값 ＂341-268＂의 사이에 하이레벨로서 출력되고 타이밍 신호(OAE)는 제4a도 및 제4b도에 나타낸 바와같이 신호(5M)의 카운트값 ＂0-271＂의 사이에 하이레벨로서 출력된다.

타이밍 신호(LBR)는 제4a도 및 제4b도에 나타낸 바와같이 신호(5M)의 카운트값 ＂17-272＂의 사이에 하이레벨로서 출력되고 타이밍 신호(LBW)는 신호(5M)의 카운터 값 ＂276-3＂ 사이에 하이레벨로서 출력된다.

그리고 타이밍 신호(/CRES)는 제4a도 및 제4b도에 나타낸 바와 같이 신호(5M)의 카운터값 "3-17"의 사이에 로우레벨로서 출력된다.

제6a도에 나타낸 바와 같이 동화용 CPU 인터페이스(24b)는 마이크로 프로세서(10)의 데이터 버스에서의 데이터를 받는 또 8비트의 OAM 어드레스 레지스터(36)를 포함한다. 이 OAM 어드레스 레지스터(36)는 마이크로 프로세서(10)에서 동화 데이터 활성회로(30)에 포함되는 OAM(38)에 데이터를 기입할 때에 마이크로 프로세서(10)에서 어드레스를 받고 OAM(38)의 초기 어드레스를 설정한다.

이 OAM(38)은 예를 들면 34비트/128의 기억 용량을 가지고 128개의 오브젝트 각각의 오브젝트 데이터를 기억할 수 있다.

각각의 오브젝트 데이터는 제7도에 나타낸 바와 같이 합계 34비트로 이루어지고 3비트의 칼라 펄릿 데이터, 각각 1비트의 수평 및 수직 플립 데이터 및 2비트의 우선표시 데이터등 외에 9비트의 오브젝트 지적 데이터(네임 데이터), 8비트의 수직 위치 데이터, 9비트의 수평 위치 데이터 및 1비트의 오브젝트 사이즈 선택 데이터를 포함한다.

또 이 제7도에 나타낸 오브젝트 데이터는 잘 알려져 있는 바와 같이 상기 메모리 셋트, 즉 외부 메모리에 포함되는 프로그램 데이터 메모링(14)에 예를 들면 내용에 따라서 미리 설정되어 있다.

이 프로그램 데이터 메모리(14)에서 판독된 오브젝트 데이터가 마이크로 프로세서(10)에 의해서 OAM(38)에 부여되는 것이다. 어드레스 디모더(400는 마이크로 프로세서(10)에서의 판독/기입신호(R/W) 및 어드레스 버스에서의 어드레스를 받고서 신호(OAW)(/ODW)(PAW)(SZW) 및 (ITW)를 출력한다.

신호(OAW)는 앞의 OAM 어드레스 레지스터(36)의 기입 신호로서 부여되고 OAM 어드레스 레지스터(36)에는 이 신호(OAW)에 응답해서 마이크로 프로세서(10)에서의 초기 어드레스가 로드된다.

동화 데이터 발생회로(30)에 포함되는 OAM 어드레스 회로(42)는 주로 어드레스 카운터를 포함하고 신호(OAW)에 의해서 이네이블 된다. 이 OAM 어드레스 회로(42)는 OAM 어드레스 레지스터(36)에서 초기 어드레스를 받고서 신호(/ODW)의 타이밍에서 인크리멘트하고 OAM(38)의 어드레스를 순차 지정하는 어드레스 데이터를 어드레스 선택 회로(44)(제6b도)에 부여한다. 이 어드레스 선택회로(44)에는 벡터 RAM(46)에서의 어드레스 데이터도 부여된다.

벡터 RAM(46)은 상기 인렌지 판정회로(56)에 의해서 인렌지 상태에 있다고 판단된 오브젝트의 어드레스를 기억하고 있다. 그리고 어드레스 선택회로(44)는 OAM 어드레스 회로(42)에서의 어드레스 데이터 또는 벡터 RAM(46)에서의 어드레스 데이터를 선택하여 OAM(38)에 부여한다.

어드레스 데코더(40)에서의 신호(/ODW)는 또는 OAM 제어회로(48)의 이네이블 신호로서 부여되고 OAM 제어회로(48)는 마이크로 프로세서(10)에서 수신한 데이터를 OAM(38)에 기입했을 때 기입신호(WE) 및 데이터를 출력하고 OAM(38)에 부여한다.

사이즈 레지스터(50)는 3비트 레지스터이고 마이크로 프로세서(10)에서의 데이터(D5-D7)의 3비트로 표시되는 다음 표 1에 나타낸 사이즈 데이터 "000-101"의 어느 것인가 1개의 데이터를 로드한다.

즉 마이크로 프로세서(10)에서 사이즈 레지스터(50)를 지정하는 어드레스 데이터 및 가입 신호가 부여되면 어드레스 레코더(40)에서 신호(SZW)가 출력된다. 이 신호(SZW)에 응답하여 사이즈 데이터가 사이즈 레지스터(50)에서 로드된다. 이 사이즈 레지스터(50)에서의 사이즈 데이터가 동화 데이터 발생회로(30)에 포함된느 사이즈 데코더(52)에 부여된다.

사이즈 데코더(52)는 사이즈 데코더를 데코드하여 각각 다른 오브젝트 사이즈를 이루는 신호(S8)(S16)(S32) 또는 (S64)를 출력한다.

또 2비트의 인터페이스 레지스터(54)는 마이크로 프로세서(10)에서 인터레이스 또는 논인터레이스를 나타낸 1비트의 인터레이스 데이터, 및 인터레이스시에 1라인에 1도트를 표시하든지 또는 2라인에서 1도트를 표시하는지를 나타낸 데이터(OBJ V SEL)를 받는다.

즉 마이크로 프로세서(10)에서 인터레이스 레지스터(54)를 지정하는 어드레스, 데이터 및 기입신호가 부여되면 어드레스 데코더(40)에서 신호(ITW)가 출력된다. 이 신호(ITW)에 응답하여 인터레이스 데이터 및 데이터(OBJ V SEL)가 인터레이스 레지스터(54)에서 로드된다.

본 실시예에서는 1라인에 최대 32개의 오브젝트를 표시할 수 있기 때문에 1화면에서 표시가능한 128개의 오브젝트중 어느 것을 다음 라인에 표시할 것인가를 지정할 필요가 있다.

그 목적으로 제6b도에 나타낸 인라인 판정회로(56) 및 상기 벡터 RAM(46)이 이용된다. 따라서 벡터 RAM(46)은 오브젝트 번호를 나타낸 7비트 X32의 기억용량을 가진다.

벡터 RAM어드레스회로(58)는 주로 카운터를 포함하고 인렌지 판정회로(56)에서의 신호(/INRANGE)마다 벡터 RAM(46)의 어드레스를 인크리멘트한다. 또 벡터 RAM 어드레스회로(58)에서 그 수평라인속에 인렌지 상태에 있는 오브젝트가 한개도 없을 때 그것을 나타낸 신호(/NONOBJ)가 후술하는 버퍼 RAM 제어회로(92)(제6c도)에 부여된다.

전술한 바와같이 1라인에는 최대 32개의 오브젝트 밖에 표시할 수 없기 때문에 벡터 RAM 어드레스회로(58)에서는 인렌지 상태에 있는 오브젝트 수가 32에 도달했을 때 신호(INRANGE FULL)가 출력되고 그것이 인렌지 판정회로(56)에 부여된다. 따라서 인렌지 판정회로(56)에서는 그것 이후의 인렌지 판정 출력이 정지한다.

제6b도에 나타낸 사이즈 카운터(60)는 오브젝트를 표시할 때 그 오브젝트를 구성하는 복수의 캐릭터중 좌측에서 몇번째의 캐릭터를 표시하면 좋은지를 나타낸 데이터(SC)를 출력한다. 이 사이즈 카운터(60)는 사이즈 카운터 제어회로(62)에서 초기값 데이터를 받고서 타이밍 발생회로(34)에서의 신호(/HC0)에 응답하여 그 초기값을 인크리멘트한다.

그 결과가 전술한 데이터 SC로서 출력되고 이 데이터(SC)는 후술하는 수평(H) 위치 연산회로(64)에서의 어드레스 계산을 위해서 이용된다.

사이즈 카운터 제어회로(62)에서는 H위치 연산회로(64)에 새로운 오브젝트의 수평 위치 데이터를 로드해야할 타이밍을 나타내는 신호(L)가 출력된다.

즉, 이 신호(L)는 다음의 오브젝트를 위한 처리를 실행하기 위한 타이밍 신호이고 상기 벡터 RAM 어드레스 회로(58)에 부여된다.

벡터 RAM 어드레스 회로(58)는 이 신호(L)에 응답하여 벡터 RAM어드레스를 디크리멘트한다.

따라서 벡터 RAM(46)의 어드레스는 신호(L)마다 변경되고 신호(L)가 츨력되지 않는한 벡터 RAM 어드레스회로(58)에서의 어드레스 변경이 정지된다.

즉 큰 오브젝트의 경우, 그 오브젝트를 구성하는 패믹터를 처리하고 있는 동안에는 OAM(38)의 어드레스는 같게 되지 않으면 안되기 때문에 신호(L)에 의해서 1개의 오브젝트를 구성하는 모든 캐릭터의 처리가 종료할때까지 OAM(38)의 어드레스를 변경하지 않는 것으로 했다. 또 이 신호(L)는 신호(C)를 1단의 DFF로 지연시킴으로서 얻을 수 있다.

OAM(38)에는 전술한 바와같이 수평(H)위치 데이터, 수직(V)위치 데이터, 속성(어트리뷰티)데이터 및 네임 데이터가 일시적으로 기억되지만 OAM(38)에서 판독된 이들 데이터는 레지스터 제어회로(74)의 제어하에서 각각 9비트의 H위치 레지스터(66), 8비트의 V위치 레지스터(68), 8비트의 어트리뷰티 레지스터(70) 및 9비트의 네임 레지스터(72)에 로드된다.

레지스터 제어회로(74)는 전술한 사이즈 카운터 제어회로(62)에서의 신호(L) 및 신호(C)를 응답하여 각 레지스터(66) (68) (70) 및 (72)의 로드 타이밍을 제어한다.

H위치 레지스터(66)에서 H위치 연산회로(64)에 H위치 데이터(HP)가 부여 된다. 이 데이터(HP)는 또 사이즈 카운터 제어회로(62)에도 부여된다. H위치 연산회로(64)에서는 오브젝트의 수평(H) 위치의 절대값 데이터(HA)를 연산하고 인렌지 판정회로(56)에 부여하는 동시에 후술하는 버퍼 RAM 어드레스 회로(90)에 부여되어 버퍼 RAM(84)의 어드레스로서 이용된다.

H위치 연산회로(64)는 또 H위치와 사이즈 카운터에서의 데이터(SC)를 가산하고 그 결과 데이터를 사이즈 카운터 제어회로(62)에 부여한다. V위치 연산회로(76)는 V위치 레지스터(68)에서의 수직(V) 위치 데이터(VP)와 수직기간 신호(V)를 받고서 오브젝트의 V위치를 현재 주사중의 수평라인 위치에서 감산한다.

이 감산 결과 데이터는 그 오브젝트가 다음의 수평라인에 표시되어야 하는지 아닌지를 나타내는 데이터가 된다. 감산 결과 데이터를 인렌지 판정회로(56)와 함께 어드레스 가산기 제어회로(78)에 부여된다.

인렌지 판정회로(56)는 후에 상세하게 설명하지만 이와같이 하여 부여되는 H위치 데이터 및 V위치 데이터 또는 사이즈 데이터(SR), 인터레이스 데이터(IR), 및 어트리뷰티 데이터(AR)을 기초로 하여 그 오브젝트가 다음의 수평라인에 표시되어야 하는지 아닌지, 즉 인렌지 상태에 있는지 아닌지를 판정한다.

인렌지 판정회로(56)는 1수평 주사기간에 128회의 인렌지 판정을 실행하지만 전술한 바와같이 인렌지 상태에 있는 로브젝트가 32개에 도달했을 때에는 벡터 RAM 어드레스 회로(58)에서 신호(INRANGE FULL)가 부여된다.

따라서 인렌지 판정회로(56)는 신호(INRANGE FULL)이 부여된 후는 신호(/INRANGE)를 출력하지 않는다. 어드레스 가산기 제어회로(78)는 어드레스 가산기(8)에서의 가산 전의 데이터를 처리한다.

즉 어드레스 가산기 제어회로(78)는 사이즈 레지스터(50)에서의 데이터(SR), 인터레이스 레지스터(54)에서의 데이터(IR) 및 어리뷰티 레지스터(70)에서의 데이터(AR)와 함께 H위치 연산회로(64) 및 V위치 연산회로(76)에서의 H위치 데이터 및 V위치 데이터를 받아서 H플립(H반전) 또는 V플립(V반전)일 때 피가산값을 변경한다.

그리고 어드레스 가산기(80)는 어드레스 가산기 제어회로(78)에서의 출력데이터와 네임 레지스터(72)에서의 오브젝트 코드 데이터(제1도에 나타낸 비디오 데이터 메모리(16)의 캐릭터 상기 영역(16a)좌상의 캐릭터 네임, 즉 기준 어드레스를 나타낸다)를 가산하고 캐릭터 데이터 기억 영역(16a)의 어드레스를 작성한다. 이 어드레스가 비디오 데이터 메모리 어드레스 회로(82)에서 출력된다.

제6c도에 나타낸 버퍼 RAM(84)은 9비트×256의 기억 용량을 가지고 칼라 펄릿 데이터와 우선순위 데이터 등을 일시적으로 기억한다.

비디오 데이터 메모리(16)의 데이터 버스에 접속된 H반전회로(86)는 캐릭터 데이터 기억 영역(16b)에서 판독된 각 도트(픽셀)의 칼라 데이터를 받고서 어트리뷰티 레지스터(72)에서의 데이터(AR)에 의한 반전 지시를 기초로 하여 수평(H) 방향을 도트단위로 반전한다. 그리고 이 H반전회로(8)에서의 칼라데이터가 칼라데이터 추출회로(88)에 부여된다.

칼라데이터 추출회로(88)에서는 4개의 칼라 셀마다 입력되는 칼라데이터를 모아서 1 도트당 4비트의 칼라데이터를 얻고서 버퍼 RAM(84)의 데이터 입력(DI)에 부여한다.

한편, 어트리뷰티 레지스터(72)에서의 칼라 펠릿 데이터(3비트) 및 우선순위 데이터(2비트)도 이 버퍼 RAM(84)에 부여되기 때문에, 결국 버퍼 RAM(84)은 전술한 바와 같이 1도트당 9비트의 데이터를 기억한다.

버퍼 RAM 어드레스 회로(90)는 H위치 연산회로(64)에서의 H어드레스의 절대값 데이터(HA) 및 H위치 레지스터(66)에서의 H위치 데이터(HP)를 받는다. 그리고 표시 기간중 버퍼 RAM 어드레스 회로(90)는 버퍼 RAM(84)의 어드레스를 0-255까지 인크리멘트 하고 이 어드레스를 버퍼 RAM(84)에 부여한다.

따라서 버퍼 RAM(84)에서는 도트 순차로 칼라 데이터 등이 판독 된다. 또 버퍼 RAM(84)에서의 데이터 기입을 행할때에 버퍼 RAM 어드레스 회로(90)는 절대값 데이터(HA)를 기준으로 하여 버퍼 RAM(84)의 기입 어드레스를 작성 한다. 단 버퍼 RAM(84)의 판독 또는 기입은 버퍼 RAM 제어회로(92)에 의해서 제어된다.

즉 버퍼 RAM 제어회로(92)는 벡터 RAM 어드레스 회로(58)(제6b도)에서의 신호(/NONOBJ)를 받고서 이 신호(/NONOBJ)에 응답하여 버퍼 RAM(84)에서의 데이터 기입을 금지하고 또 칼라 데이터가 투명을 나타낼 때 같은 양상으로 버퍼 RAM(84)으로의 데이터 기입이 금지된다.

여기서 전술한 각 회로에 대해서 제8도-제21도를 참조하여 더욱더 상세하게 설명한다.

상세회로

OAM 어드레스 회로(42)

제8도에 나타낸 OAM 어드레스 회로(42)는 8비트의 어드레스 카운터(Hi)(94) 및 2비트의 어드레스 카운터(Lo)(96)를 포함한다.

어드레스 카운터(94)의 어드레스 입력(A2-A8) 및 (A9)가 OAM 어드레스 레지스터(36)의 어드레스 래치(Lo)(36a) 및 어드레스 래치(Hi)(36b)에서 부여되고, 어드레스 카운터(96)의 어드레스 입력(A1)은 어드레스 래치(36a)에서 부여된다.

어드레스(A1)는 오브젝트의 2워드의 어느것인가를 지정하는 어드레스 이고 어드레스(A2-A8)는 128개의 오브젝트중 어떠한 것을 지정한다. 어드레스 래치(36b)에서의 데이터 출력(D7)이 타이밍 신호 발생회로(34)에서의 신호(/HI) 및 (/VB)의 반전과 함께 NAND 게이트(98)에 부여된다.

따라서 , 데이터 출력(D7)이 NAND게이트(98)를 통해서 어드레스 카운터(94)의 리셋 입력(R)에 인가된다. 따라서 데이터(D7)가 로우 레벨일 때 어드레스 카운터(94)에 리셋이 걸리고 어드레스 카운터 (94)는 반드시 0에서 카운트를 개시하여 인크리멘트된다.

이에따라 인렌지 판정할 때에 최초의 판독된 인렌지 상태에 있다고 판정된 오브젝트가 우선 순위가 가장 높은 오브젝트로서 처리되게 된다. 또 데이터(D7)가 1일 때 어드레스 카운터(94)는 리셋되지 않고 마이크로 프로세서(10)(제1도)에서 최후로 입력된 데이터가 그대로 초기값 데이터로서 설정되고 그 초기값 데이터에서 지정되는 오브젝트가 최우선으로 처리된다.

타이밍 신호 발생 회로(34)에서의 신호(/HC0)를 받는 데이터 셀렉터(100)가 수직 블랭킹 기간과 그것 이외의 기간에서 다른 주파수의 클럭을 어드레스 카운터(94)에 선택적으로 부여한다.

즉 타이밍 신호 발생회로(34)에서의 신호(IN)가 데이터 입력으로서 입력되는 D-FF(102)의 출력이 AND 게이트(104)의 입력으로 부여되어 타이밍 신호 발생회로(34)에서의 신호(/VB)가 AND 게이트(104)에 입력되기 때문에 AND게이트(104)에서는 수직 블랭킹 기간중 로우 레벨이 출력된다.

이 로우레벨의 신호에 의해서 데이터 셀렉터(100)가 어드레스 카운터(94)의 클럭에 타이밍 신호 발생회로(34)에서의 신호(/HC0)에 동기된 클럭을 부여할지, 마이크로 프로세서(10)에서의 억세스 타이밍 즉 어드레스 데코더(40)(제6a도)에서의 신호(OAW)에 동기된 클럭을 부여할지를 전환한다.

따라서 어드레스 카운터(94)에는 수직 블랭킹 기간에는 마이크로 프로세서(10)가 어드레스 카운터(94)를 억세스 하는 타이밍에 동기하는 클럭이 부여되고 그것 이외의 기간에서는 내부 타이밍에 동기하는 클럭이 부여된다.

상기 AND게이트(104)의 출력은 어드레스 카운터(96)에서의 캐리신호(C)와 같이 OR게이트(108)을 통해서 어드레스 카운터(94)의 이네이블 입력(T)로서 부여된다.

D-FF(110)의 데이터 입력으로서 타이밍 신호 발생회로(34)에서의 신호(VBH)가 부여되고 그 클럭 입력으로서는 타이밍 신호 발생회로(34)에서의 신호(HCO)가 부여된다. 신호(VBH)는 또 DF(110)의 출력과 함께 AND게이트(112)에 부여된다.

따라서 AND게이트(112)의 출력은 신호(HCO)의 타이밍에서 하이 레벨로 되고 어드레스 데코더(40)에서의 신호(OAW1) 및 (OAW2) 와 함께 NOR게이트(114)를 통해서 D-FF(116) 및 (118)의 데이터 입력에 인가된다.

D-FF(116)의 클럭으로서는 타이밍 신호 발생회로(34)에서의 신호(10M)가 부여되고 D-FF(118)의 클럭으로서는 타이밍 신호 발생회로(34)에서의 신호(/10M)가 부여된다. 이들 D-FF(116) 및 (118)의 출력이 NOR 게이트(114)의 출력과 함께 NOR게이트(120)의 입력이 부여된다.

따라서 NOR게이트(120)에서는 마이크로 프로세서(10)가 OAM(38)의 어드레스를 설정할 때에 데이터 버스에서 어드레스에 상당하는 수치가 출력되지만 이 수치 데이터를 어드레스 카운터(94)에서 로드하는 타이밍 신호(/LD)가 어드레스 카운터(94)에 부여된다.

어드레스 선택회로(44), OAM 제어회로(48) 및 OAM(38)

제9도에 나타낸 어드레스 선택회로(44)는 OAM 어드레스 회로(42)의 어드레스 카운터(Hi)(94)에서의 어드레스(A2-A8) 또는 벡터 RAM(46)에서의 어드레스(A2-A8)를 선택하여 OAM(38)의 주 OAM(124)에 부여한다.

즉, 타이밍 신호 발생회로(34)에서의 신호(/VB) 및 (/IN)가 NOR 게이트(126)를 통해서 데이터 셀렉터(122)에 부여되고 따라서 데이터 셀렉터(122)는 수직 블랭킹 기간중 OAM 어드레스 회로(42)의 어드레스(A2-A8)를 주 OAM(124)에 부여한다.

같은 방법으로 하여 데이터 셀렉터(128)는 타이밍 신호 발생회로(34)에서의 신호(/VB)에 응답해서 OAM 어드레스 회로(42)의 어드레스 카운터(Hi)(94) 및 어드레스 카운터(Lo)(96)에서의 어드레스(A0-A4)또는 벡터 RAM(46)에서의 어드레스 (A0-A4)를 선택하여 OAM(38)의 보조 OAM(130)에 부여한다.

또 데이터 셀렉터(132)는 OAM 어드레스 회로(42)의 어드레스 카운터(96)의 어드레스(A1) 또는 AND 게이트(134)의 출력을 타이밍 신호 발생회로(34)에서의 신호(/VB)에 응답하여 선택한다.

AND 게이트(134)의 2입력에는 타이밍 신호 발생회로(34)에서의 신호(HCO) 및 (/IN)가 부여된다. 따라서 수직 블랭킹 기간 중에는 마이크로 프로세서(10)에서 출력되는 데이터를 이용하여 OAM(38)에 기입하지만 그것 이하의 기간에서는 내부 클럭에 의해서 상위 및 하위 오브젝트 데이터(DOH) 및 (DOL)가 주 OAM 즉 OAM(38)에서 판독되어 출력된다.

OAM(38)에 있어서 주 OAM(124)와 보조 OAM(130)으로 나누었던 것은 마이크로 프로세서(10)에서의 데이터 버스는 8비트이고 다른쪽 OAM(38)에 기억되는 오브젝트 데이터는 전술한 바와 같이 34비트이기 때문이다.

즉 제7도에 나타낸 바와 같이 8비트의 데이터를 4회 주 OAM(124)에서 기억하고 남아있는 2비트(=34-32)를 4개 모아서 8비트의 데이터로서 구성하고 그것을 보조 OAM(130)에 기억한다. 따라서 보조 OAM(130)에는 9비트의 H위치 데이터의 최상위 비트와 1비트의 사이즈 선택 데이터가 기억된다.

OAM 제어회로(48)는 각각 8비트의 데이터 래치(136) 및 (138)을 포함하고 이 데이터 래치(136) 및 (138)가 마이크로 프로세서(10)의 오브젝트 데이터의 OAM(38)으로의 기입에 이용된다.

즉 데이터 래치(136)의 입력으로서는 데이터 버스의 데이터(D0-D7)가 부여되고 데이터 래치(138)의 입력으로서의 데이터 래치(136)의 출력이 부여된다.

데이터 래치(136) 및 (138)의 래치신호로서는 어드레스 데코더(40)(제6a도)에서 출력되는 신호(PAW) 및 NAND게이트(10)의 출력이 부여된다.

NAND게이트(140)는 OAM 어드레스회로(42)에서의 어드레스(A0) 및 어드레스 데코더(40)에서의 신호(/ODW)를 받는다.

어드레스(A0)는 인버터(144)에 의해서 반전되고 NAND게이트(142)의 입력으로서 부여되고 이 NAND 게이트(142)는 또한 전술 신호(10DW)를 받는다.

따라서 신호(/ODW)에 응답하여 어드레스(A0)가 로우레벨일 때 데이터 래치(138)에 데이터가 래치되고 어드레스(A0)가 하이레벨일 때 NAND 게이트(142)에서 주 OAM(124)에 기입신호가 부여되고 데이터 래치(136) 및 (138)에 래치되어 있는 상위 및 하위 오브젝트 데이터(DIH) 및 (DIL)가 주 OAM(124)에 기입된다.

또 보조 OAM(130)은 16비트가 아니기 때문에 1회의 동작 데이터의 기입이 종료한다.

따라서 신호(/ODW)가 보조 OAM(130)의 기입신호로서 부여되고 데이터 래치되어 있는 데이터 오브젝트 데이터가 기입된다.

또 OAM 제어회로(48)는 2개의 NOR 게이트(146) 및 (148)을 포함하고 NOR게이트(146)에는 OAM 어드레스회로(42)에서의 어드레스(A9)가 인버터(150)에 의해서 반전되어 부여되는 동시에 타이밍 신호발생회로(34)에서의 신호(/VB)가 부여된다.

또 NOR 게이트(148)에는 상기 어드레스(A9) 및 신호(/VB) 가 그대로 부여된다.

따라서 수직 블랭킹 기간중에 있어서 어em레스(A9)가 하이레벨일 때에는 NOR 게이트(148)에서 이네이블 신호가 보조 OAM(130)에 부여되고 로우레벨일 때는 NOR 게이트(146)에서 이네이블 신호가 주 OAM(124)에 부여된다.

그리고 주 OAM(124)에서 판독된 상위 오브젝트 데이터 DOH는 V위치 레지스터(68), 어트리뷰티 레지스터(70) 및 네임 레지스터(72)에서 로드되고 하위 오브젝트 데이터(DOL)는 H위치 레지스터(66) 및 네임 레지스터(72)에서 로드된다.

또 전술한 바와같이 보조 OAM(130)에는 오브젝트 데이터의 특정 데이터가 4개의 오브젝트를 하나로 모아서 기억되기 때문에 데이터 셀렉터(150) 및 (152)에 의해서 주 OAM(124)의 32비트 오브젝트 데이터에 부속하는 2비트를 그것과 같은 타이밍에서 H위치 레지스터(66) 및 어트리 뷰티 레지스터(70)에서 로드한다.

벡터 RAM 어드레스회로(58) 및 벡터 RAM(46)

제10도에 나타낸 벡터 RAM 어드레스회로(58)는 5비트의 가역 카운터 내지 U/D카운터(154)를 포함하고 이 U/D카운터(154)의 카운터 데이터가 벡터 RAM(46)의 어드레스(A0-A4)로 부여된다. 타이밍 신호 발생회로(34)에서의 신호(IN)가 D-FF(156)의 데이터 입력으로 부여되고 이 D-FF(156)의 출력이 D-FF(158)의 데이터 입력으로 부여된다.

D-FF(156) 및 (158)의 클럭 입력으로서는 타이밍 신호 발생회로(34)에서의 신호(HCO) 및 (5M)가 부여된다.

D-FF(158)의 출력을 신호(HCO)와 함께 NAND 게이트(160)의 입력으로서 부여되고 이 NAND 게이트(160)의 출력이 NAND게이트(162)의 출력과 함께 NOR 게이트(164)의 2입력으로서 부여된다.

또 NAND 게이트(162)의 2입력에는 타이밍 신호 발생회로(34)에서의 신호(/LB) 및 (/NCO)가 부여된다. 그리고 NOR 게이트(164)의 출력이 상기 U/D카운터(154)의 카운트 입력, 즉 클럭으로서 부여된다.

따라서 U/D 카운터(154)의 클럭은 타이밍 신호 발생회로(34)에서의 신호(HCO)에 의해서 결정된다. 또 타이밍 신호 발생회로(34)에서의 신호(/LB)가 인버터(166)를 통해서 U/D카운터(154)의 업 카운트 또는 다운 카운트를 전환을 위한 입력(U/D)으로서 부여된다.

따라서 신호(/LB)가 하이레벨일 때 U/D카운터(154)는 업 카운터로서 또 신호(/LB)가 로우레벨일 때 U/D카운터(154)는 다운 카운터로서 각각 구성된다. 또한 타이밍 신호 발생회로(34)에서의 신호(5M) 및 (HCO)가 게이트(168)의 입력으로 부여되고 이 NAND 게이트(168)의 출력이 인렌지 판정회로(56) 에서의 신호(/INRANGE)와 함께 NAND게이트(170)에 부여된다.

이 신호(/INRANGE)가 D-FF(172)의 데이터 입력으로 부여되고 상기 NAND 게이트(168)의 출력이 이 D-FF(172)의 클럭으로 부여된다.

D-FF(172)의 출력이 데이터 셀렉터(174)의 1입력으로서 부여되고 데이터 셀렉터(174)의 전환 입력으로서는 전술한 신호(/LB)가 부여된다. NAND게이트 (170)의 출력이 RS-FF(176)의 셋트입력(/S)로서 부여되고 리셋입력(/R)로서는 타이밍 신호발생 회로(34)에서의 신호(/HI)가 인가 된다.

이 RS-FF(176)의 출력이 AND게이트(178)의 입력으로 된다. 이 AND게이트(178)의 한쪽 입력으로 부여된다. 이 AND게이트(224)의 다른 입력으로서는 OR게이트(180)를 경과한 타이밍 신호 발생회로(34)에서의 신호(/HBH) 또는 (L) 및 D-FF(182)의 출력이 부여된다.

그 때문에 인렌지 검출하기 위한 기간에 있어서 신호(/LB)가 하이레벨로 되면 U/D 카운터(154)가 업 카운트 동작으로 전환된다. 그리고 인렌지 상태를 나타낸 신호(/INRANGE)가 로우레벨로 될 때마다 D-FF(172)에서 이네이블 신호가 부여되기 때문에 U/D 카운터(154)는 NOR게이트(164)에서의 클럭을 업 카운터 한다. U/D 카운터(154)의 카운터 값이 기입-어드레스로서 벡터 RAM(46)에 부여된다. 또 U/D 카운터(154)가 업 카운터 동작하고 그 카운터 값, 즉 인렌지 검출된 오브젝트가 1라인에서의 표시가능한 32에 도달하면 AND 게이트(186) 및 D-FF(188)에 의해서 신호(INRANGE FULL)가 발생된다. 이 신호(INRANGE FULL)에 응답하여 인렌지 판정회로(56)가 불능동화 된다.

한편 신호(/LB)가 로우 레벨로 되면 U/D 카운터(154)가 다운카운트 동작으로 전환되고 U/D 카운터(154)는 사이즈 카운터 제어회로(62)에서의 신호(L)가 부여될때마다 다운 카운터 동작한다.

U/D 카운터(154)의 카운터 값이 인렌지 검출된 오브젝트를 판독해 내기 위해서 판독 어드레스 벡터 RAM(46)에 부여된다. 그리고 모든 오브젝트가 판독되면 U/D 카운터(154)의 카운트 값이 0로 되고 캐리 신호가 D-FF(182)에 부여되기 때문에 U/D 카운터(154)가 불능동화 된다.

인렌지 판정회로(56)에서 인렌지 판정 동작을 개시하면 타이밍 신호 발생회로(34)에서의 신호(/HI)가 U/D 카운터(154)의 리셋 입력을 부여하는 동시에 신호(/HI)는 RS-FF(176)의 리셋 입력으로서도 부여된다. 그리고 그 후 인렌지 상태에 있는 오브젝트가 1개라도 검출되지 않는다면 RS-FF(176)의 출력은 로우레벨인 그대로 이고 이 신호가 D-FF(190) 오브젝트(192)를 거쳐서 타이밍 신호 발생회로(34)에서의 신호(HCO)에 응답하여 상기 신호(/NONOBJ)로서 출력된다.

이 신호(/NONOBJ)는 버퍼 RAM 제어회로(92)(제6c도)에 부여된다. 레지스터 제어회로(74), H위치 연산회로(64), H위치 레지스터(66), V위치 레지스터(68), 어트리뷰티 레지스터(70), 네임 레지스터(72) 및 H위치 연산회로(76)

제11도에 나타낸 레지스터 제어회로(74)는 NOR게이트 (194)와 NAND 게이트(196) 및 (198)를 포함한다.

NOR게이트 (194)의 입력에는 사이즈 카운터 제어회로(62)(제6b도)에서의 신호(C)와 타이밍 신호 발생회로(34)에서의 신호(VB) 및 (IN)가 부여된다.

NAND 게이트(196)의 입력으로는 NOR게이트(194)의 출력과 함께 타이밍 신호 발생회로(34)에서의 신호(/5M) 및 (HCO)가 부여되고, NAND게이트(198)의 입력으로는 사이즈 카운터 제어회로(62)(제6b도)에서의 신호(L)와 타이밍 신호 발생회로(34)에서의 신호(5M) 및 (HCO)가 부여된다.

H위치 연산회로(64)는 8비트의 풀애더(200)를 포함하고 그 한쪽 입력(A0-A7)으로는 익스클루시브 OR 게이트(202)의 출력이 부여되고 다른쪽 입력(B3-B5)로서 AND게이트(204)의 출력이 부여된다. 또 잔여 다른쪽 입력으로서는 접지 전위, 즉 0이 부여된다.

위치 레지스터(66)의 제1H위치 레지스터(66a)에서의 H위치 데이터(D0-D7)가 AND게이트(206)에서의 캐리 신호 입력(CIN)과 함께 익스클루시브 OR 게이트(202)의 입력으로 부여된다.

따라서 캐리 신호 입력(CIN)이 하이레벨일 때 데이터(D0-D7)가 익스클루시브 OR 게이트(202)에 의해서 반전되어 풀애더(200)의 상기 한쪽 입력(A0-A7)으로서 부여된다. 또 AND 게이트(206)에서는 H위치 레지스터(66)에 포함되는 제2H위치 레지스터(66a)에서의 데이터(D8) 및 OR게이트(208)의 출력이 부여된다. 이 데이터(D8)가 1일 때 오브젝트의 수평(H)위치는 제12도에 나타낸 바와 같이 -(마이너스) 영역에 있고 데이터(D8)가 0일 때 오브젝트의 H위치는 제12도에 나타낸 바와 같이 +(프러스) 영역에 있다.

즉 모니터(22)(제1도)의 실제 표시화면은 제12도에 나타낸 원점(0,0)에서 도면 상부측 반으로 나눈 부분이고 이 표시 화면 내에서는 수평위치는 0-255 즉 000H-0FFH이다.

그런데 이 실시예에서는 오브젝트의 좌측끝이 표시화면에서 떨어져 있어도 오브젝트의 표시화면내의 부분이 좌측 끝에서 스무스하게 화면상에 나타나게 하기 위해서 표시화면의 범위외에 있어서도 제12도의 좌측 절반에 나타낸 것 같은 가상적 화면을 상정하고 그 범위에서도 수평위치를 설정할 수 있도록 하고 있다.

이 표시 범위외에 있어서 수평위치는 256-511 즉 100H-1FFH로서 표현된다. 그리고 인렌지 판정기간중에 있어서 H위치 데이터(D8)이 0이라면 데이터(D0-D7)가 직접 풀애더(200)의 입력(A0-A7)으로서 부여되고 그때 입력(B3-B5)은 인렌지 판정 기간중인 것을 나타낸 타이밍 신호 발생회로(34)에서의 신호(IN)에 의해서 로우레벨로 고정된다. 따라서 풀 애더(200)의 출력은 D0-D7+0로 되고 데이터(D0-D7)가 그대로 출력된다. 또 H위치 데이터(D8)가 1이라면 데이터(D0-D7)가 익스클루시브 OR 게이트(202)에 의해서 반전되어 풀애더(200)의 입력(A0-A7)으로서 부여되고 그때 입력(B3-B5)은 상기 신호(IN)에 의해서 로우레벨로 고정된다. 따라서 풀애더(200)의 출력은 1+1(D0-D7)으로 된다.

그리고 그것 이외의 경우 OR게이트(208)를 통해서 부여되는 타이밍 신호 발생회로(34)에서의 신호(HCO)가 하이레벨일 때 H위치 데이터(D8)의 0 또는 1에 의존하여 풀 애더(200)에서 D0-D7+0 또는 D0-D7+1이 사이즈 카운터(60)(제6b도)의 초기값으로서 로드된다.

신호(HCO)가 로우레벨일때 H위치 데이터(D0-D7)가 그대로 풀 애더(200)의 입력(A0-A7)으로 부여되고 풀 애더(200)의 입력(B3-B5)으로서는 사이즈카운터(60)에서의 데이터(SC0-SC2)가 부여되기 때문에 그 양자의 가산결과가 풀 애더(200)에서 출력된다.

이와같이 하여 H위치 연산회로(64)에 있어서 H위치 데이터를 그 절대값으로 변환하는 이유는 제12도에 나타낸 오브젝트와 같이 모니터의 표시화면에서 초과된 부분을 제거하여 오브젝트가 모니터 화면의 좌측 끝에서 표시되도록 하기 때문이다.

또 V위치 연산회로(76)는 8비트의 풀 애더(210)를 포함하여 그 한 쪽 입력(A0-A7)으로는 V위치 레지스터(68)에서의 V위치 데이터 (D8-D15)가 인버터(212)에 의해서 반전되어 부여되고 다른쪽 입력(B0-B7)으로는 타이밍 신호 발생회로(34)에서의 신호(VD0-VD7)가 인가된다. 그리고 풀 애더(210)의 가산 결과가 오브젝트의 수직(V)위치 데이터로서 AND 게이트 가산기 제어회로(78) 및 인렌지 판정회로(56)(제6b도)에 부여된다.

사이즈 레지스터(50), 인터레이스 레지스터(54), 사이즈 데코더(52) 및 인렌지 판정회로(56)

제13도에 나타낸 사이즈 레지스터(50)는 어드레스 데코더(40)(제6a도)에서의 신호(SZW)를 로드신호로서 받는 제1, 제2 및 제3사이즈 레지스터(50a) (50b) 및 (50c)를 포함하고 이들 제1, 제2 및 제3사이즈 레지스터(50a) (50b) 및 (50c)에서는 데이터 버스를 통해서 마이크로 프로세서(10)(제1도)에서의 데이터(D0-D7)가 부여된다.

인터레이스 레지스터(54)는 어드레스 데코더(40)(제6a도)에서의 신호(IZW)를 로드신호로서 받는 제1 및 제2인터레이스 레지스터(54a) 및 (54b)를 포함하고 이들 제1 및 제2인터레이스 레지스터(54a) 및 (54b)에서의 데이터 버스를 통해서 마이크로 프로세서(10)(제1도)에서의 데이터(D0-D7)가 부여된다.

제1사이즈 레지스터(54a)는 오브젝트 메모리 영역의 어드레스 데이터(BASE)를 로드하고, 제2사이즈 레지스터(50b)는 데이터(SEL)를 로드하고 그리고 제3사이즈 레지스터(50c)는 사이즈 데이터(SIZE)를 로드한다.

제1인터레이스 레지스터(54a)는 홀수 필드와 짝수 필드에서 다른 표시를 행하는가 또는 같은 표시를 행하는지를 설정하는 인터레이스 데이터를 로드하고 제2인터레이스 레지스터(54b)는 데이터(OBJ V SEL)를 로드한다.

제1 및 제2사이즈 레지스터(50a)(50b)에서 로드되는 데이터(BASE) 및 (SEL)는 전술한 바와 같이 1개의 SRAM으로 이루어진 비디오 데이터 메모리(16)(제1도)의 배경 패턴 기억영역(16a) 및 캐릭터 데이터 기억 영역(16b)을 임의로 설정하기 위한 비디오데이터 메모리 (16)의 어드레스를 지정한다.

즉 제14도 및 제15도에 나타낸 바와같이 비디오 데이터 메모리(16)는 64K 바이트(워드)의 기억용량을 가지고 그중 특정 54K 바이트 영역(16A)의 데이터(D0-D2)에 의해서 표시되는 데이터(BASE)에 의해서 지정된다. 또 각각이 4K바이트인 별도의 영역(16B1), (16B2), (16B3) 또는 (16B4)가 데이터(D3) 및 (D4)에 의해서 나타낸 데이터(SEL)로 지정된다. 이 데이터(BASE) 및 (SEL)을 적당히 조합함으로서 데이터(SEL)의 2비트를 변경할 뿐이고 오브젝트의 종류를 변경할 수 있다.

즉 게임의 어느 장면에서 필요한 오브젝트의 캐릭터 데이터를 특정 영역(16A) 및 별도의 영역(16B1-16B4)의 어느것인가에 기억하고 있고 다른 장면에 필요한 오브젝트의 캐릭터 데이터를 영역(16B1-16B4)중의 다른 1개에 기억해 두도록 한다면 그 오브젝트가 필요한 때에는 데이터(SEL)와 2비트를 변경하여 영역(16B1-16B4)중 다른 1개를 지정할 뿐이고 게임의 각 장면마다 간단히 오브젝트의 종류를 변경할 수 있다.

또 제3사이즈 레지스터(50c)에서의 3비트 사이즈 데이터(D5-D7)는 사이즈 레코더(52)에 입력된다. 이 사이즈 데코더(52)는 어트리뷰티 레지스터(70)에 포함되는 제1 어트리뷰티 레지스터(70a)(제11도)에서의 1비트 사이즈 선택 데이터 (SIZESEL)와 함께 사이즈 데이터(D5-D7)를 데코더하여 NOR게이트(52a) (52b) (52c) 또는 (52d)에서 사이즈 지정신호(S8) (S16) (S32) 또는 (S64)를 출력한다.

즉 사이즈 지정신호(S8)가 NOR 게이트(52a)에서 출력되었을 때 수평×수직=8×8도트의(1개의 단위 캐릭터로 이루어진다) 오브젝트가 선택되고 사이즈 지정신호(S16)가 NOR 게이트(52b)에서 출력되었을 때 수평×수직=16×16도트의(4개의 단위 캐릭터로 이루어진다)

오브젝트가 선택되고 사이즈 지정신호(S32)가 NOR 게이트 (52c)에서 출력되었을 때 수평×수직=32×32도트의(16개의 단위 캐릭터로 이루어진다) 오브젝트가 선택되고 사이즈 지정신호(S64)가 NOR 게이트(52d)에서 출력되었을 때 수평×수직=64×64도트의(64개의 단위 캐릭터로 이루어진다) 오브젝트가 선택된다.

이들 사이즈 지정신호(S8) (S16) (S32) 또는 (S64)는 사이즈 카운터 제어회로(62) 및 어드레스 가산기제어회로(78)에 신호 (/0BJ8) (/0BJ16) (0BJ32) 또는 (/0BJ64)로서 부여된다. 또 사이즈 지정신호(S8) 및 (S16)은 인렌지 판정회로(56)에 포함되는 데이터 셀렉터(214)에 부여되고 사이즈 지정신호(S32) 및 (S64)는 데이타 셀렉터(216)에 부여된다. 또 데이타 셀렉터(218)의 한쪽 입력으로서는 또한 사이즈 지정신호 (S64)가 부여되고 이 데이터 셀렉터(218)의 다른쪽 입력은 1로 고정된다.

이들 데이터 (214) (216) 및 (218)에서는 인터레이스 레지스터(54)에 포함되는 제2인터레이스 레지스터(54b)에서의 인터레이스 데이터가 선택신호로서 부여된다. 그리고 인터레이스시와 논인터레이스시에는 오브젝트 사이즈가 변화한다.

예를 들면 인터레이스시에 도트밀도를 높이면 오브젝트 사이즈는 적게되기 때문에 그것에 따라서 사이즈 데코더(52)에서의 사이즈 지정신호를 기초로 하는 인렌지 판정의 기준이 되는 사이즈를 변경할 필요가 있다.

이와같은 사이즈의 차이에 따르는 인렌지 판정 동작을 실행하기 위해서 데이터 셀렉터(214-218)가 이용된다.

데이터 셀렉터(214)의 출력은 인버터(220)에 의해서 반전되고 OR 게이트(222)를 통해서 AND 게이트(224)의 다른 입력으로서는 AND 게이트(226)의 출력이 부여된다. 이 AND게이트(226)의 입력으로서 인터레이스 레지스터(54)에서의 인터레이스 지정신호 및 인버터(228)를 거친 NOR 게이트(52a)에서의 사이즈 지정신호(S8)가 부여된다. 그리고 AND 게이트(224)의 다른쪽 입력으로는 V위치 연산회로(76)에서의 V위치 데이터(D3)가 부여된다. 데이터 셀렉터(216) 및 (218)의 출력은 AND게이트(230)의 입력으로서 부여되고 AND게이트(230)의 잔여입력으로는 V위치 연산회로(76)에서의 V위치 데이터(D4)가 부여된다.

데이터 셀렉터(218)의 출력은 V위치 연산회로(76)에서의 V위치데이터(D5)와 함께 AND 게이트(232)에 부여된다. 또 상기 AND 게이트(226)의 출력이 V위치 연산회로(76)에서의 V위치 데이터(D2)와 함께 AND게이트(234)에 부여된다.

이들 AND게이트(224) (230) (232) 및 (234)의 출력이 V위치 연산회로(76)에서의 V위치 데이터(D6) 및 (D7)과 함께 반전되고 NAND 게이트(236)의 입력으로서 부여된다. NAND 게이트(236)의 입력에서는 또한 NOR 게이트(238)의 출력이 부여된다.

이 NOR 게이트(238)의 입력에서는 H위치 레지스터(66)에서의 H위치 데이터(D8) 및 NAND 게이트(240)의 출력이 반전되어 부여된다. NAND 게이트(240)는 그 입력으로서 NAND 게이트(241) (242) 및 (244)의 출력과 함께 H위치 레지스터(66)에서의 H위치 데이터(D6) 및 (D7)의 반전을 받는다.

NAND 게이트(241)의 입력은 사이즈지정 신호(S8)를 받는 인버터(228)의 출력 및 H위치 레지스터(66)에서의 H위치 데이터(D3)이고 NAND 게이트(242)의 3입력은 H위치 레지스터(66)에서의 H위치 데이터(D4) 또 사이즈 지정신호(S16) 및 (S32)이고, 그리고 NAND게이트(244)의 2입력은 H위치 레지스터(66)에서의 H위치데이터(D5) 및 사이즈 지정신호(S64)이다.

상기 NOR게이트(238)의 출력이 수평(H) 방향으로 인렌지 상태에 있는지 없는지를 나타낸 신호로 된다. 또 AND 게이트(224) (230) (232) 및 (234)가 V위치 연산회로(76)에서의 데이터(D5) 및 (D7) 수직(V)방향으로 인렌지 상태에 있는지 아닌지를 나타낸 신호로 된다.

그리고 전술한 NAND게이트 (236)의 입력에서는 전술한 NOR 게이트(238) 또 AND 게이트 (224) (230) (232) 및 (234)의 출력외에 또한 타이밍 신호 발생회로(34)에서의 신호(IN)를 그 데이터 입력을 받고 또 신호(HCO)를 그 클럭으로서 받는 D-FF(246)의 출력 및 벡터 RAM 어드레스 회로(58)에서의 신호(INRANGE FULL)가 부여된다.

따라서 NAND 게이트(236)에서는 신호(IN)가 있지만 신호(INRANGE FULL)가 없을 때 판정대상으로 되어 있는 오브젝트가 수평 및 수직 방향값이 인렌지 상태에 있을 때 그것을 나타낸 신호(/INRANGE)를 출력한다.

사이즈 카운터 제어회로(62) 및 사이즈 카운터(60)

제16도에 나타낸 사이즈 카운터 제어회로(62)는 인렌지 판정회로(56) 즉 사이즈 데코더(52)의 NOR게이트 (52a) (52b) (52c) 또는 (52d)에서의 오브젝트 사이즈 신호(/0BJ8) (/0BJ16) (0BJ32) 또는 (/0BJ64)를 받는 데이터 래치(248)를 포함한다.

또 H위치 레지스터(66)에서의 H위치 데이터(D8)가 AND 게이트(250) (252) 및 (254)의 각 한쪽 입력으로 부여되고 이들 AND 게이트(250)(252) 및 (254)의 다른쪽 입력으로서는 H위치 연산회로(64)에서의 절대값 데이터(HA)의 D3,D4 및 D5가 각각 부여된다. AND 게이트(250)(252) 및 (254)의 출력이 사이즈 카운터(60)의 초기 값으로서 부여된다.

위치 레지스터(66)의 H위치 데이터가 +(플러스)일 때 대상 오브젝트의 스타트 위치는 모니터(22)(제1도)의 화면내 어디엔가 있기 때문에 H위치 데이터(D8)로서는 반드시 0이 입력된다. 따라서 AND 게이트(250-254)의 출력은 같이 로우레벨로 되고 사이즈카운터(60)에 설정되는 초기값 데이터는 0이 된다.

한편, H위치 레지스터(66)의 H위치 데이터가 -(마이너스)일 때 H위치 데이터(D8)로서는 반드시 1이 입력된다.

예를 들면 H위치 데이터가 -8일 때 그 절대값(HA)은 8로 되고 바이나리 데이터 1000로서 표현된다.

따라서 절대값(HA)의 D3가 하이레벨로 되고, AND게이트(250)에서의 출력도 하이레벨로 되어 사이즈 카운터(60)에서는 1이 초기값으로서 설정된다. 그리고 -방향으로 어긋남이 큰 만큼 그 절대값(HA) 즉 사이즈 카운터(60)에 설정되는 초기값도 크게된다.

이 사이즈 카운터(60)의 클럭으로서는 타이밍신호 발생회로(34)에서의 신호(/HCO)가 부여되고 따라서 사이즈 카운터(60)는 전술한 바와 같이 하여 설정된 초기값을 신호(/HCO)마다 인크리멘트 한다.

또 사이즈 카운터(60)의 리셋 입력으로는 타이밍신호 발생회로(34)에서의 신호(/IN)가 부여되기 때문에 사이즈 카운터(60)는 인렌지 판정회로(56)에서의 인렌지 판정 기간중에는 카운트 동작하지 않는다. 그리고 사이즈 카운터(60)의 출력 데이터 (SC)는 전술한 바와 같이 가산기 제어회로(78)에 부여되는 동시에 AND 게이트 (256)(258) 및 (260)의 한쪽 입력으로서 부여된다.

AND 게이트 (256)(258) 및 (260)의 다른쪽 입력에서는 데이터 래치(248)에 래치되어 있는 신호(/OBJ16) (/OBJ32) 및 (/OBJ64)가 부여된다. 그리고 AND 게이트 (256)(258) 및 (260)의 출력은 데이터 래치(248)에 래치되어 있는 신호(10BJ8)와 함께 NOR 게이트(262)에 부여된다. 이 NOR 게이트(262)의 입력에서는 또한 D-FF(264) 및 (266)의 출력이 부여되고 D-FF(264)의 입력에서는 AND 게이트의 (268)의 출력이, 또 D-FF(266)의 입력에서는 타이밍 신호 발생회로(34)에서의 신호(HBH)가 각각 부여된다.

AND게이트(268)은 H위치 연산회로(64)에서의 데이터(D3-D7) 및 인버터(270)에 의해서 반전된 H위치 레지스터(66)에서의 H위치 데이터(D8)를 받는다.

D-FF(264) 및 (266)의 클럭으로서는 데이터 셀렉터(248)의 래치 신호와 같도록 타이밍신호 발생회로(34)에서의 신호(/HCO)가 부여된다. OR게이트(262)의 출력은 D-FF(272)의 데이터 입력으로서 부여되는 동시에 신호(C)로서 레지스터 제어회로(74)에 부여된다. D-FF(272)의 클럭에서는 타이밍신호 발생회로(34)에서의 신호(HCO)가 부여된다.

어드레스 가산기 제어회로(78)

제17도에 나타낸 어드레스 가산 제어회로(78)는 인렌지 판정회로(56), 즉 사이즈 데코더(52)의 NOR게이트 (52a) (52b) (52c) 또는 (52d)에서의 오브젝트 사이즈 신호(/OBJ8) (/OBJ16) 및 (/OBJ32)를 받는 D-FFs(274)를 포함한다. D-FFs(274)의 클럭에서는 타이밍신호 발생회로(34)에서의 신호(HCO)가 부여된다.

이들 D-FFs(274)에서의 신호(/0BJ8)는 AND 게이트 (276)(278)(280)(282)(284) 및 (286)의 각 입력으로 부여된다.

D-FFs(274)에서의 신호(/OBJ16)는 AND 게이트(278)(280)(284) 및 (286)의 각 입력으로 부여된다.

D-FFs(274)에서의 신호(/OBJ32)는 AND 게이트 (280) 및 (286)의 각 입력으로 부여된다.

AND 게이트(276)(278) 및 (280)의 잔여 입력으로서는 어트리뷰티 레지스터(70)에서의 데이터CHFLIP)가 부여되고 AND 게이트(282)(284) 및 (286) 의 잔여 입력으로서는 어트리뷰티 레지스터(70)에서의 데이터(V-FLIP)가 부여된다.

그리고 어트리뷰티 레지스터(70)에서의 데이터(V-FLIP)는 또한 익스클루시브 OR 게이트(288) (290) 및 (292)의 각 한쪽 입력으로서 부여된다.

상기 AND 게이트(276)(278) 및 (280)의 출력은 각각 사이즈 카운터(60)에서의 데이터(SC0-SC2)의 각각과 함께 익스클루시브 OR 게이트(294) (296) 및 (298)의 입력으로 부여된다.

AND 게이트9282)(284) 및 (286)의 출력은 각각 익스클루시브 OR 게이트(300)(302) 및 (304)의 한쪽 입력으로 부여된다.

익스클루시브 OR 게이트(288) (290) (292) (300) (302) 및 (304)의 각 다른쪽 입력에서는 6비트의 데이터 셀렉터(306)의 출력이 부여된다.

이 데이터 셀렉터(306)에서는 타이밍신호 발생회로(34)에서의 신호(FIELO)가 부여되는 동시에 V위치 연산회로(76)에서의 V 위치와 주사라인 번호와의 차를 나타낸 데이터 (D0-D5)를 받는 D-FF(308)의 출력이 부여된다.

D-FF(308)의 출력으로서 타이밍신호 발생회로(34)에서의 신호(/HCO)가 부여되고 이 D-FF(308)에서 데이터(D0-D4)가 데이터 셀렉터(306)의 한쪽 입력으로 부여되고 D-FF(306)에서의 데이터(D0-D5)가 데이터 셀렉터(306)의 다른쪽 입력으로 부여된다.

데이터 셀렉터(306)는 인터페이스 레지스터(54)에서의 데이터(DBJVSEL)에 따라서 양 입력을 선택적으로 입력하고 전술한 바와 같이 익스클루시브 OR 게이트(288) (290) (292) (300) (302) 및 (304)에 부여된다. 이 어드레스 가산기 제어회로(78)는 주로 제18a도-제18d도에 나타낸 반전 및/또는 V 반전을 실행할 때의 어드레스를 변경한다.

제18a도에 도시된 바와같은 경우에는 데이터(H-FLIP) 및 (V-FLIP)는 같이 0이고 H반전 및 V반전은 행해지지 않는다.

제18b도에 도시된 바와같은 경우에는 데이터(H-FLIP)가 1이고 또 데이터(V-FLIP)가 0이고 따라서 수직축(310)을 중심으로한 H반전 및 V반전이 실행된다.

제18c도에 도시된 바와같은 경우에는 데이터(H-FLIP)가 0이고 또 데이터(V-FLIP)가 1이고 따라서 H반전은 행해지지 않지만 수평축 (312)를 중심으로 V반전이 실행된다.

제18d도에 도시된 바와같은 경우에는 데이터(H-FLIP) 및 (V-FLIP)는 같이 1이고 수직축(310) 및 수평축(312)을 중심으로 H반전이 실행되지만 및 V반전은 행해지지 않는다.

제17도로 돌아가서 오브젝트 사이즈에 의해서 반전하는 거리가 변화하기 때문에 AND 게이트(276-286)의 입력으로서는 상기와 같이 사이즈 데코더 (/OBJ8)(/OBJ16) 및 (/OBJ32)가 부여된다.

오브젝트 사이즈가 8×8인 경우 신호 (1OBJ8)가 로우 레벨이기 때문에 AND게이트(276-286)의 출력은 같이 로우레벨로 된다.

따라서 이 경우 익스클루시브 OR 게이트(294-298)는 사이즈 카운터(60)에서의 사이즈 데이터 (SC0-SC2)를 그대로 가산 어드레스(AA4) (AA5) 및 (AA6)로서 출력하기 때문에 어드레스는 반전되지 않는다.

오브젝트 사이즈가 16×16인 경우, 신호(1OBJ16)가 로우레벨로 되고 AND 게이트(276) 및 (282)만이 능동화 되고 또 잔여 AND 게이트 (278) (280) (284) 및 (286)의 출력은 로우레벨로 된다.

이 경우 데이터(H-FLIP)가 1이라면 사이즈카운터(60)에서의 사이즈 데이터(SC0)가 익스클루시브 OR 게이트(294)에서 반전되어 가산 어드레스 (AA4)로서 출력된다.

오브젝트 사이즈가 32×32인 경우, 신호(/OBJ32)가 로우레벨로 되고 AND 게이트(276) (278) (282) 및 (284)가 능동화 되고 잔여 AND 게이트(280) 및 (286)의 출력은 로우레벨로 된다.

이 경우 데이터(H-FLIP)가 1이라면 사이즈 카운터(60)에서의 사이즈 데이터(SC0) 및 (SC1)이 익스클루시브 OR 게이트(294) 및 (296)에서 반전되어 가산 어드레스(AA4) 및 (AA5)로서 출력된다.

오브젝트 사이즈가 64×64인 경우 신호(/OBJ8)(/OBJ16) 및 (/OBJ32)가 하이레벨로 되고 모든 AND 게이트(276-286)가 능동화 된다.

이 경우 데이터(H-FLIP)가 1이라면 사이즈카운터(60)에서의 사이즈 데이터(SC0-SC2)가 익스클루시브 OR 게이트(294-298)에서 반전되어 가산 어드레스 (AA4-AA6)로서 출력된다. V반전의 경우에는 비디오 데이터 메모리 어드레스회로(82)로의 어드레스 하위 3비트의 반전이 평행라인 마다의 반전을 의미하고 상위 3비트의 반전이 캐릭터 마다의 반전을 의미한다.

이 하위 3비트는 오브젝트 사이즈에 관계없기 때문에 데이터 V-FLIP의 1 또는 0에 의존하여 익스클루시브 OR 게이트(288) (290) 및 (292)가 데이터 셀렉터 (306)에서의 데이터를 반전하여 또는 반전하지 않으므로 비디오 데이터 메모리 어드레스 회로(82)로의 어드레스 하위 3비트(A0) (A1) 및 (A2)로서 출력한다.

또 상위 3비트에 대해서는 앞의 H반전과 같은 양상으로 하여 AND 게이트(282)(286)에서 사이즈 마다의 조건을 설정하고 그 조건에 따라서 데이터(V-FLIP)의 1 또는 0에 의존하여 익스클루시브 OR 게이트(300)(302) 및 (304)에서 데이터 셀렉터(306)의 출력 데이터를 반전하고 또는 반전하지 않고서 어드레스 가산기(8)로의 상기 3비트(AA8)(AA9) 및 (AA10)로서 출력한다.

또 어드레스 가산기 제어회로(78)를 포함하는 AND 게이트(314) 및 (316)는 가산어드레스(AA12) 및 (AA13)을 출력하지만 이 어드레스(AA12) 및 (AA13)은 제14도 및 제15도에서 앞서 설명한 영역(16B1-16B4)의 어느 것인가를 지정하는 데이터로서 이용된다.

어드레스 가산기(80), 비디오 데이터 메모리 어드레스 회로(82) 및 비디오 데이터 메모리(16)

제19도에 나타낸 어드레스 가산기(80)는 각각 4비트 3개의 풀 애더(80a)(80b) 및 (80c)를 포함하고 이들 풀 애더(80a-80c)의 출력이 어드레스(A1-A15)로서 비디오 데이터 메모리 어드레스 회로(82)에 부여된다.

비디오 데이터 메모리 어드레스 회로(82)의 어드레스(A0-A2)로서는 앞서 어드레스 가산기 제어회로(78)에서의 어드레스(A0-A2)가 또 어드레스(3)로서는 타이밍 신호 발생회로(34)에서의 신호(HCO)가 부여된다.

또 풀 애더(80a-80c)의 각각에 있어서 어느 입력비트를 접지 전위에 고정하는가는 사이즈 레지스터(50)의 제1사이즈 레지스터(50a)(제13도)의 데이터(BASE)에 의존한다.

그리고 비디오 데이터 메모리 어드레스 회로(82)에 의해서 비디오 데이터 메모리(16)의 어드레스(A0-A15)가 지정되고 이 비디오 데이터 메모리(16)에서의 출력데이터(D0-D15)가 H반전회로(86)에 부여된다.

H 반전회로(86) 및 칼라 데이터 추출회로(88)

제20도에 나타낸 H 반전회로(86)는 비디오 데이터 메모리(16)에서의 출력데이터(D0-D15)를 받는 데이터 셀렉터(318)를 포함한다.

데이터 셀렉터(318)는 각각이 2비트의 입력 한쪽을 선택하여 1비트로 출력하는 16개의 데이터 셀렉터를 가진다.

그리고 이 데이터 셀렉터(31`8)의 선택신호로서는 D-FF(320)의 출력이 부여된다.

D-FF(320)의 데이터 입력에서는 데이터(H-FLIP)가 부여되고 클럭으로서는 타이밍 신호 발생회로(34)에서의 신호(/HCO)가 부여된다.

데이터 셀렉터(318)는 선택신호에 따라서 다음 표 2을 따라서 데이터를 출력한다.

이와 같이 하여 H 반전회로(86)에서는 수평(H)방향의 반전지령(H-FLIP)의 유무에 따라서 비디오 데이터 메모리(16)에서 출력된 그래픽 데이터를 8비트 단위로 반전한다.

이 반전회로(86)에서 출력되는 그래픽 데이터가 칼라 데이터 추출회로(88)에 부여된다.

칼라 데이터 추출회로(88)는 4개의 제1데이터 셀렉터(322), 제2데이터 셀렉터(324), 제3데이터 셀렉터(326) 및 제4데이터 셀렉터(328)를 포함하고 이들 데이터 셀렉터(322-328)의 각각은 8비트 입력의 어느 것인가 1비트만을 선택하여 출력한다.

제1데이터 셀렉터(322), 제2데이터 셀렉터(324), 제3데이터 셀렉터(326) 및 제4데이터 셀렉터(328)에서는 각각 선택신호로서 타이밍 신호 발생회로(34)에서의 신호(HP) 0.5M 및 HCO가 부여된다.

전술한 H 반전회로(86)에서의 그래픽 데이터는 각각 16비트의 D-FFs(330) 및 (322)에 부여되고, D-FFs(322)의 출력이 거듭 D-FFs(334)에 부여된다.

D-FFs(330) 및 (334)의 클럭으로서는 타이밍 신호 발생회로(34)에서의 신호(/HCO)가 인가되고 D-FFs(332)의 클럭에서는 타이밍 신호 발생회로(34)에서의 신호(HCO)가 부여된다.

타이밍 신호 발생회로(34)에서의 신호(LBR)가 거듭 D-FF(336)의 데이터 입력으로 부여되고 이 D-FF(336)의 클럭으로서는 타이밍 신호 발생회로(34)에서의 신호(5M)가 부여된다.

D-FF(336)의 출력은 전술한 D-FFs(330) 및 (340)의 리셋입력으로서 부여된다.

H 반전회로(86)에서의 그래픽 데이터의 최초 16비트는 신호(HCO)에 응답하여 D-FFs(332)에 유지되고 다음의 16비트는 신호(/HCO)에 응답하여 D-FFs(330)에 유지된다.

이때 앞의 D-FF(332)에 유지되어 있던 최초의 16비트가 신호(/HCO)가 응답하여 D-FFs(334)로 이동 된다.

따라서 합계 32비트의 그래픽 데이터가 8비트씩, 제1데이터 셀렉터(322), 제2데이터 셀렉터(324), 제3데이터 셀렉터(326) 및 제4데이터 셀렉터(328)의 입력 데이터로 된다.

이들 데이터 셀렉터(322-328)의 각각이 다음 표 3에 따라서 1비트를 선택하고 합계 4비트의 칼라 셀데이터를 출력한다.

이와 같이 하여 칼라 데이터 추출회로(88)에 의해서 4개의 칼라 셀이 각각 지정된다.

버퍼 RAM(84)

제6c도에 나타낸 버퍼 RAM(84)은 각각이 9비트×128의 기억 용량을 가진 제1버퍼 RAM(84a) 및 제2버퍼 RAM(84b)을 포함한다.

버퍼 RAM(84)로서는 본래적으로는 1개의 버퍼 RAM이 좋지만 본 실시예에서는 버퍼 RAM을 2개의 VRAM으로 구성하고 홀수 도트를 제1의 버퍼 RAM(84a)에 기억시키고 짝수 도트를 제2의 버퍼 RAM(84b)에 기억시킨다.

즉 앞의 칼라 데이터 추출회로(88)의 데이터 셀렉터(322-328)에서 타이밍 신호 발생회로(34)에서의 신호(HPO)에 응답하여 선택적으로 홀수 도트를 나타낸 데이터(OD0-OD3) 및 짝수 도트를 나타낸 데이터(1D0-1D3)가 출력되고, 이 데이터(OD0-OD3) 및 (1D0-1D3)가 각각 제1의 버퍼 RAM(84a) 및 제2버퍼 RAM(84b)의 데이터 입력으로서 부여된다.

그리고 이 버퍼 RAM에서 데이터를 판독할 때는 제1출력 래치(338a) 및 제2출력 래치(338b)에서 데이터를 한번 판독하여 합성회로(28)(제2도)에 부여한다.

버퍼 RAM 어드레스 회로(90) 및 버퍼 RAM 제어회로(92)

제22도에 나타낸 버퍼 RAM 어드레스 회로(90)는 8비트의 카운터(340)를 포함하고 이 카운터(340)의 출력이 버퍼 RAM(84)의 어드레스 데이터로서 버퍼 RAM 제어회로(92)에 부여된다.

카운터(340)의 리셋 입력으로서는 타이밍 신호 발생회로(34)에서 표시시간 직전에 출력되는 신호(/CRES)가 부여된다.

카운터(340)의 클럭으로서는 데이터 셀렉터(342)의 출력이 부여된다.

이 데이터 셀렉터의 2개 입력에서는 타이밍 신호 발생회로(34)에서의 신호(10M) 및 (HCO)가 부여되고 선택 신호로서는 타이밍 신호 발생회로(34)에서의 신호(LBR)가 부여된다.

따라서 카운터(340)는 버퍼 RAM(84)으로의 데이터 기입의 경우와 데이터 판독의 경우에서 클럭이 변경된다.

즉 기입시에는 신호(/10M)에 응답하여 카운터(340)가 인크리멘트되고 판독시에는 신호(HCO)에 응답하여 카운터(340)가 인크리멘트된다.

따라서 판독시에는 2도트마다 카운터(340)가 1 인크리멘트되게 된다.

또 사이즈 카운터(60)에서의 신호(L)가 D-FF(346)의 데이터 입력으로 부여되고 이 D-FF(346)의 클럭으로서는 타이밍 신호 발생회로(34)에서의 신호(HCO)가 부여된다.

D-FF(346)의 출력은 클럭으로서 같은 타이밍 신호 발생회로(34)에서의 신호(HCO)를 받는 D-FF(340)에 부여된다.

또 타이밍 신호 발생회로(34)에서의 신호(HCO)가 D-FF(350)의 입력으로 부여되어 타이밍 신호 발생회로(34)에서의 신호(5M)가 D-FF(350)의 클럭에 부여되는 동시에 D-FF(352)의 입력으로서도 부여된다. D-FF(352)의 클럭으로서는 타이밍 신호 발생회로(34)에서의 신호(10M)가 부여된다.

D-FF(340)(350) 및 (352) 각각의 출력은 인버터(354)에 의해서 반전된 타이밍 신호 발생회로(34)에서의 신호(IBR)와 함께 NAND 게이트(344)의 입력으로 부여되고 이 NAND 게이트(344)의 출력이 카운터(340)의 로드신호입력(/LD)으로서 부여된다.

따라서 이 카운터(340)의 로드 타이밍은 신호(L) 즉 오브젝트 사이즈에 의존한다.

또 카운터(340)의 초기값으로서는 H위치 연산회로(64)에서의 절대값 데이터(D0-D7)와 익스클루시브 OR 게이트(360)의 출력을 D8로서 받는 9비트의 D-FFs(356) 즉 D-FF(358)의 출력이 부여된다.

익스클루시브 OR 게이트(360)의 입력으로서는 H위치 레지스터(66)에서의 절대값 데이터(D8)의 H위치 연산회로(64)에서의 캐리신호(H-CARRY)가 부여된다.

따라서 D-FFs(356)의 데이터 입력(D8)으로서는 캐리신호가 있을때에는 H위치 레지스터(66)의 데이터(D8)의 반전이 부여된다.

이 D-FFs(356) 및 (386)의 클럭으로서는 타이밍 신호 발생회로(34)에서의 신호(/5M) 및 (HCO)를 받는 NAND 게이트(362)의 출력이 부여된다.

또 D-FFs(358)의 출력(D0) 및 (D8)은 각각 D-FF(364) 및 (366)의 데이터 입력으로서 부여되고 이들 D-FF(364) 및 (366)의 클럭으로서는 타이밍 신호 발생회로(34)에서의 신호(/HCO)(/10M) 및 (HCO)를 받는 NAND 게이트(368)의 출력이 부여된다.

D-FF(364)의 출력은 신호(HPO)로서 앞서 설명한 칼라 데이터 추출회로(88)에 부여되는 동시에 버퍼 RAM 제어회로(92)에 포함되는 AND 게이트(370)에 부여된다.

또 D-FF(366)의 출력은 버퍼 RAM 제어회로(92)에 포함되는 인버터(372)를 통해서 AND 게이트(372)에 부여된다.

버퍼 RAM 제어회로(92)는 7비트의 풀 애더(376)를 포함하고 이 풀 에더(374)의 입력(A0-A6)으로서 전술한 버퍼 RAM AND 게이트 회로(90)에 포함되는 카운터(340)에서의 데이터(D1-D7)가 부여된다.

풀 애더(376)의 다른쪽 입력(B)은 접지전위 즉 0이 부여되고 캐리 입력으로서는 상기 AND 게이트(370)의 출력이 부여된다.

이 풀 애더(376)는 버퍼 RAM(84)는 제1 및 제2버퍼 RAM(84a) 및 (84b)의 각 어드레스(OA0-OA6)로서 출력한다.

예를들면 오브젝트의 초기 H 제1이 짝수 도트인 경우에는 어드레스(OA0-OA6)로서는 카운터(340)의 데이터를 그대로 부여하고 홀수 도트인 경우에는 풀 애더(376)에 의해서 카운터(340)의 데이터 +1하여 데이터를 어드레스(OA0-OA6)로서 출력한다.

버퍼 RAM(84)의 제1버퍼 RAM(84a) 오브젝트(84b)(제320도)의 기입신호(/WE0) 및 (/WE1)은 NOR 게이트(378) 및 (380)에서 얻어진다.

NOR 게이트(378)의 입력에서는 2개의 NAND 게이트(382) 및 (384)의 출력이 부여되고 NAND 게이트(382)는 AND 게이트(386), 인버터(388) 및 NAND 게이트(390) 각각의 출력 및 타이밍 신호 발생회로(34)에서의 신호(10M)를 받는다.

NAND 게이트(384)의 입력에서는 타이밍 신호 발생회로(34)에서의 신호(5M) 및 AND 게이트(392) 출력이 부여된다.

AND 게이트(386)의 입력으로서는 타이밍 신호 발생회로(34)에서의 신호(LBW), 벡터 RAN 어드레스 회로(58)에서의 신호(/NONOBJ) 및 NOR 게이트(394)의 출력이 부여된다.

NAND 게이트(390)는 칼라 데이터 추출회로(88)에서의 출력(1D0-1D3) 각각의 반전을 받는다.

NOR 게이트(394)는 상기 AND 게이트(374)의 출력 및 AND 게이트(396)의 출력을 받고서 AND 게이트(396)에서는 상기 인버터(388)에도 부여된 카운터(340)에서의 출력(D8)와 OR 게이트(398)의 출력이 부여된다.

OR 게이트(398)는 카운터(340)의 출력(D1) 및 (D2)의 반전을 받는다.

NOR 게이트(380)의 입력에서는 2개의 NAND 게이트(400) 및 (402)의 출력이 부여되고 NAND 게이트(400)는 전술한 AND 게이트(386), 익스클루시브 NOR 게이트(404) 및 NAND 게이트(406) 각각의 출력 및 타이밍 신호 발생회로(34)에서의 신호(10M)을 받는다.

익스클루시브 NOR 게이트(404)의 2입력에서는 상기 풀 애더(376)의 캐리 출력신호 및 카운터(340)의 출력(D8)이 부여된다.

NAND 게이트(406)의 입력으로서는 칼라 데이터 추출 회로(88)에서의 출력(OD0-OD3) 각각의 반전이 부여된다.

NAND 게이트(402)의 입력에서는 타이밍 신호 발생회로(34)에서 신호(5M) 및 AND 게이트(392)의 출력이 부여된다.

AND 게이트(392)의 입력으로서는 타이밍 신호 발생회로(34)에서의 신호(/HCO) 및 D-FF(408)의 출력이 부여된다.

이 D-FF(408)의 데이터 입력 및 클럭에서는 각각 타이밍 신호 발생회로(34)에서의 신호(LBR) 및 (5M)이 부여된다.

이와같이해서 2개의 NOR 게이트(378) 및 (380)에서의 출력신호(/WE1) 및 (/WE0)에 응답하여 제1버퍼 RAM(84b) 및 (84a)에 각각 데이터가 기입된다.

전체동작

초기 상태 또는 수직 블랭킹 시간

마이크로 프로세서(10)에서 OAM 어드레스 레지스터(36(제6a도)에 9비트의 OAM 어드레스를 설정한다.

이 경우 마이크로 프로세서(10)에서 OAM 어드레스 레지스터(36)를 지정하는 어드레스 데이터 및 기입 신호가 부여되고 그 결과 어드레스 데코더(40)에서 상기 신호의 (OAW)가 출력된다.

동시에 마이크로 프로세서(10)에서 초기 어드레스를 나타낸 데이터가 출력되고 있기 때문에 신호(OAW)에 응답하여 OAM어드레스 레지스터(36)에서 초기 어드레스가 설정된다.

또 이 OAM 어드레스 레지스터(36)에서의 초기 어드레스 값과 어드레스 데코더(40)에서의 신호(OAW)가 OAM 어드레스 회로(42)에 부여된다.

신호(OAW)는 OAM 어드레스 회로(42)내부에 지연된 후 내부 카운터(후술)의 로드 신호로서 사용되기 때문에 마이크로 프로세서(10)에서의 OAM(38)을 위한 초기 어드레스 값이 OAM 어드레스 어드레스(36)보다도 조금 높게 OAM 어드레스 회로(42)에도 설정된다.

계속해서 마이크로 프로세서(10)에서 OAM(38)에 오브젝트 데이터를 기입한다.

이 경우 마이크로 프로세서(10)에서 우선 어드레스 데이터 및 기입신호가 출력된다.

어드레스 선택회로(44)(제6b도)는 타이밍 신호 발생회로(34)에서의 전술한 신호(VB)를 받고 있기 때문에 수직 블랭킹 기간중, OAM 어드레스 회로(42)의 어드레스 출력 단자와 OAM(38)의 어드레스 입력 단자를 접속하고 있다.

마이크로 프로세서(10)에서의 어드레스 및 기입 신호에 응답하여 어드레스 데코더(40)에서 신호(/ODW)가 출력된다.

이 신호(/ODW)에 응답하여 OAM 제어회로(48)가 마이크로 프로세서(10)에서의 데이터를 래치하고 이 래치된 데이터가 OAM(38)의 데이터 입력(D1)으로 부여되는 동시에 기입/이네이블 신호(WE/CE)가 OAM(38)에 부여된다.

따라서 OAM(38)에서는 OAM 어드레스 회로(42)에 의해서 지정되는 어드레스에 OAM 제어회로(48)를 거친 마이크로 프로세서(10)에서의 오브젝트 데이터가 기입된다.

그후 OAM 어드레스 회로(42)는 전술한 바와같이 어드레스를 순차 인크리멘트하기 때문에, 따라서 OAM(38)의 순차로 어드레스에 오브젝트 데이터가 기입된다.

또한 마이크로 프로세서(10)에서 사이즈 레지스터(50)(제6a도)에 사이즈 데이터를 로드한다.

이 경우 마이크로 프로세서(10)에서 사이즈 데이터를 로드한다.

이 경우 마이크로 프로세서(10)에서 사이즈 레지스터(50)을 지정하는 어드레스 데이터 및 기입 신호가 부여되고 그 결과 어드레스 데코더(40)에서 상기 신호(SZW)가 출력된다.

동시에 마이크로 프로세서(10)에서 앞의 표 1에서 나타낸 바와같은 사이즈 데이터가 출력되고 있기 때문에 신호(SZW)에 응답하여 사이즈 레지스터(50)에 사이즈 데이터가 설정된다.

그리고 마이크로 프로세서(10)에서 인터페이스 레지스터(54)(제6a도)에 2비트의 인터페이스 데이터를 로드한다.

이 경우 마이크로 프로세서(10)에서 인터페이스 레지스터(54)를 지정하는 어드레스 데이터 및 기입 신호가 부여되고 그 결과 어드레스 데코더(40)에서 상기 신호(IZW)가 출력된다.

동시에 마이크로 프로세서(10)에서 인터페이스 데이터 및 OBJ V SELECT가 출력되고 있기 때문에 신호(IZW)에 응답하여 인터페이스 레지스터(54)에 이들 데이터가 설정된다.

수평 주사 기간 Ⅰ

이 수평 주사 기간(Ⅰ)에 있어서 인렌지 판정회로(56)에 의해서 인렌지 검출을 행하고 인렌지 상태에 있는 오브젝트의 OAM 어드레스 벡터 RAM(46)에 기입한다.

즉 수평 주사 개시 직전에 타이밍 신호 발생회로(34)에서의 신호(HI)에 응답하여 벡터 RAM 어드레스 회로(58)(제6b도)가 리셋되어 벡터 RAM 어드레스가 0으로 설정된다.

또 수평 주사 개시 직전에 RAM 어드레스 레지스터(36)에 로드되어 있는 오브젝트 순위 데이터가 OAM 어드레스 회로(42)의카운터 리셋용 NAND 게이트(96)(제7도)에 부여된다.

오브젝트 순위 데이터가 1일때 OAM 어드레스 회로(42)의 어드레스 카운터(94)(제8도)가 리셋되고 따라서 OAM 어드레스는 0으로 설정된다.

또 오브젝트 순위 데이터가 0일때 OAM 어드레스 회로(42)의 어드레스 카운터는 리셋되지 않고 최후로 로드된 데이터가 어드레스 카운터(94)의 초기값으로서 유지된다.

인렌지 판정을 행할때 앞서 인렌지 상태이라고 판정된 오브젝트가 후에 인렌지 상태이라고 판정된 오브젝트 보다도 우선적으로 모니터(22)(제1도)에 표하기 위해서 이와같은 방법에 의해서 인렌지 판정동작시 OAM 어드레스의 초기값을 변경하고 그것에 의하여 오브젝트 우선순위를 변경하도록 했다.

보다 상세하게 설명하면 어드레스 선택회로(44)(제56b도)는 인렌지 판정회로(56)에서의 인렌지 검출의 기간, 타이밍 신호 발생회로(34)에서의 신호(IN)에 의해서 OAM 어드레스 회로(42)의 어드레스 출력단자와 OAM(38)의 어드레스 입력 단자를 접속하고 있다.

또, OAM 제어회로(48)는 수직 블랭킹 기간 이외에는 항상 OAM(38)에 이네이블신호를 부여한다.

그 때문에 OAM 어드레스 회로(42)에서의 어드레스 데이터와 OAM 제어회로(48)에서의 이네이블 신호에 따라 OAM(38)에서 데이터가 판독된다.

이 OAM(38)에서의 출력 데이터내 H위치 데이터는 H위치 레지스터(66)에, V위치 데이터는 V위치 레지스터(68)에, 어트리뷰티 데이터는 어드리뷰티 레지스터(9)에, 네임데이터(오브젝트 지정코드)는 네임 레지스터(72)에, 각각 레지스터 제어회로(74)에서의 로드 신호에 의해서 로드된다.

H위치 레지스터(66)에서의 H위치 데이터는 H위치 연산회로(64)에서 출력되고 앞의 제12도를 참조해서 설명한 바와같이 그 H위치 데이터의 최상위 비트가 0일때 즉 H위치가 0-255일때는 그대로 데이터가 인렌지 판정회로(56)에 부여된다.

역으로 H위치 데이터의 최상위 비트가 1일때 즉 위치가 -256- -1일때는 H위치 연산회로(64)에 있어서 H위치의 2의 보수(절대 값)를 계산하고 그 결과 데이터(A4)를 인렌지 판정회로(56)에 부여한다.

V위치 연산회로(76)는 타이밍 신호 발생회로(34)에서의 신호(V)를 받고서 그 신호(V)에 나타낸 라인의 수직 위치 데이터에서 V위치 레지스터(68)에서의 V위치 데이터(VP)를 감산하여 그 결과 데이터를 인렌지 판정회로(56)에 부여한다.

인렌지 판정회로(56)은 H위치 연산회로(64)에서의 필요에 따라 보정된 H위치 데이터, V위치 연산회로(76)에서의 감산 결과 데이터, 어트리뷰티 레지스터(70)에서의 사이즈 선택 데이터, 사이즈 레지스터(50)에서의 사이즈 데이터 및 인터페이스 레지스터(54)에서의 데이터(OBJ V SEL)를 기초로 하여 그때 판정 대상이 되어 있는 오브젝트가 인렌지 상태에 있는지 어떤지를 판단한다.

그리고 오브젝트가 인렌지 상태에 있는 경우는 신호(/INRANGE)를 벡터 RAM 어드레스 회로(58)에 출력한다.

벡터 RAM 어드레스 회로(58)는 인렌지 판정회로(56)에서의 신호(/INRANGE)를 받고서 벡터 RAM(46)에 기입 신호를 부여한다.

벡터 RAM(46)는 벡터 RAM 어드레스 회로(58)에서의 기입신호 및 어드레스 데이터 또 어드레스 선택회로(44)에서의 데이터(OAM 어드레스)를 받고서 그 데이터(DI)를 격납한다.

그리고 벡터 RAM 어드레스 회로(58)는 벡터 RAM(46)에 기입신호를 출력한 후 벡터 RAM(46)의 어드레스 인크레멘트한다.

타이밍 신호 발생회로(34)에서의 신호(HCO)에 응답하여 OAM 어드레스 회로(42)의 OAM 어드레스 값이「+1」인크리멘트되고 이후 같은 양상으로 인렌지 판정회로(46)에 있어서 다음의 오브젝트 인렌지 판정을 행하고 인렌지 상태의 오브젝트 오브젝트 데이터의 OAM(38) 어드레스를 벡터 RAM(46)에 격납한다.

앞서 설명한 바와같이 OAM 어드레스 레지스터(36)의 오브젝트 순위 데이터에 의해서 OAM 어드레스 회로(42)가 리셋되지만 OAM 어드레스 회로(42)가 리셋되면 OAM 어드레스가 0에서 127로 변화하고 OAM 어드레스 회로(42)가 리셋되지 않는다면 OAM 어드레스는 최후로 설정된 어드레스에서「+1」씩 인크리멘트되고 127의 다음은 0으로 되고 최후로 설정된 어드레스 -1까지 변화하게 된다.

상기 인렌지 판정 동작은 모니터(22)(제1도)에서의 1라인 주사중에 128회 행하여 지지판 1라인에서 표시 가능한 오브젝트 수가 32이기 때문에 인렌지 상태에 있다고 판정된 오브젝트의 수가 32에 도달했을때는 벡터 RAM 어드레스 회로(58)에서 신호(INRANGE FILL)가 인렌지 판정회로(56)에서 출력되고 따라서 인렌지 판정회수(56)에서의 신호(/INRANGE)의 출력이 금지된다.

수평 블링킹 기간

수평 블랭킹 기간에서는 인렌지 상태에 있는 오브젝트의 그래픽 데이터를 버퍼 RAM(84)에 격납한다.

H 블랭킹 기간에 들어오면 타이밍 신호 발생회로(34)에서 벡터 RAM 어드레스 회로(58)에 신호(HB)가 부여되고 그 신호(HB)에 의해서 벡터 RAM 어드레스 회로(58)내부의 U/D 카운터(154)(제10도)가 업 카운트 모드에서 다운 카운트 모드로 전환된다.

또한 타이밍 신호 발생회로(34)에서의 신호(HBH)에 응답하여 벡터 RAM 어드레스 회로(58)의 어드레스가 디크리멘트되고 최후로 설정된 오브젝트 데이터의 OAM 어드레스를 격납하고 있는 벡터 RAM 어드레스가 벡터 RAM(46)에 부여된다.

벡터 RAM 어드레스 회로(58)에서의 어드레스를 받고서 벡터 RAM(40)에서 OAM 어드레스가 출력된다.

어드레스 선택회로(44)는 타이밍 신호 발생회로(34)에서의 신호(IN) 및 (VB)에 응답하여 벡터 RAM(46)에서의 어드레스를 OAM(38)의 어드레스 입력 단자에 부여한다.

OAM(38)에서 출력된 오브젝트 데이터중 H위치 데이터는 H위치 레지스터(66)에, V위치 데이터는 V위치 어드레스(68)에, 어트리뷰티 데이터는 어트리뷰티 레지스터(70)에, 네임 데이터는 네임 레지스터(72)에, 각각 레지스터 제어회로(74)에서의 로드신호에 응답하여 로드된다.

H위치 레지스터(66)에 래치된 H위치 데이터는 H위치 연산회로(764)에 부여된다.

H위치 연산회로(64)는 H위치 최상위 비트가 0된다면 사이즈 카운터(60)에 0을 부여하고 H위치의 최상위 비트가 1된다면 H위치의「2」의 보수(절대값) 데이터중 D3-D5를 사이즈 카운터(60)에 부여한다.

이와 같이 하여 사이즈 카운터(60)에 보여된 데이터는 오브젝트의 수평 방향 좌측부터 몇번째의 캐릭터 단위(1캐릭터 단위는 8비트)에서 모니터(22)의 화면상에 표시하는지를 나타낸다.

오브젝트의 H위치가 예를들면 504(1F8H=-9)이라면「2」의 보수는 8이고 따라서 2의 보수 데이터중 D3-D5는 각각 1이다.

이것은 모니터(22)의 화면에 있어서 그 오브젝트를 구성하는 제1캐릭터 단위에서 표시되는 것을 의미한다.

단 오브젝트는 제0캐릭터에서 시작되기 때문에 제1캐릭터는 좌측에서 2번째의 캐릭터이다.

또 수평 블랭킹 기간의 개시 직후에 사이즈 카운터 제어회로(62)는 타이밍 신호 발생회로(34)에서의 신호(HBH)를 받고서 사이즈 카운터(60)에서 로드신호(/LD)를 부여한다.

사이즈 카운터(60)에서는 사이즈 카운터 제어회로(62)에서의 로드신호(/LD)에 응답하여 오브젝트의 H위치가 0-255의 범위내에 있을때는 0이 프리셋되고 H위치가 256-511의 범위내에 있을때는 H위치 연산회로(64)에서의 데이터가 프리셋된다.

이 사이즈 카운터(60)의 데이터는 H위치연산회로(64)에서 출력된다. H위치 연산회로(64)는 타이밍 신호 발생회로(34)에서의 신호(HCO) 및 (IN)에 응답하여「2」의 보수를 연산하기 위한 모드에서 가산기 모드로 변화된다.

가산기 모드에서는 H위치 데이터와 사이즈 카운터(60)에서의 데이터가 가산된다.

가산결과 데이터는 수평 방향의 오브젝트 사이즈를 고려한 H위치 데이터이고 8도트의 캐릭터 데이터가 버퍼 RAM(84)에서 수평 방향의 캐릭터 갯수에 상당하는 횟수 기입되었을때 보정된 H위치 데이터이다.

이 가산결과 데이터는 버퍼 RAM 어드레스 회로(90)에서 어드레스 데이터로서 부여된다.

동시에 사이즈 카운터(60)에서의 데이터는 어드레스 가산기 제어회로(78)에 부여되고 표시해야할 오브젝트 즉 캐릭터의 어드레스를 산출하기 위해서 사용된다.

V위치 연산회로(76)는 타이밍 신호 발생회로(34)에서의 신호(V)에 의해서 나타난 라인 번호의 데이터에서 V위치 레지스터(68)에 래치된 오브젝트의 V위치 데이터를 감산하고 그 결과 데이터를 어드레스 가산기 제어회로(78)에 부여한다.

어드레스 가산기 제어회로(78)는 인터페이스 레지스터(54)의 데이터(OBJ V SEL)의 1 또는 0에 따라서 V위치 연산회로(76)에서의 감산결과 데이터(D0-D5) 또는 (D0-D4)+타이밍 신호 발생회로(34)에서의 신호(FIELD)의 어느쪽인가를 선택한다.

어드레스 가산기 제어회로(78)에 있어서 후자가 선택된 경우 인터레이스시의 모니터(22) 표시에 있어서 1라인에서 수직 방향 1도트의 그래픽을 표시하고, 전자가 선택되었을때는 2라인에서 수직 방향 1도트의 그래픽을 표시한다.

사이즈 레지스터(50)에서 로드된 사이즈 데이터는 사이즈 데코더(52)에 의해 데코드되고 그 결과 신호(/OBJ8)(/OBJ16)(/OBJ32) 또는 (/OBJ64)가 얻어진다.

어드레스 가산기 제어회로(78)에서 앞서 기술한 바와같이하여 선택된 데이터는 어드레스 가산기 제어회로(78)의 내부에서 어드리뷰티 레지스터(70)내의 데이터(V-FLIP) 및 인렌지 판정회로(56)에서의 신호(/OBJ8)(/OBJ16)(/OBJ32) 또는 (/OBJ64)에 의해서 오브젝트 사이즈를 고려했을 경우 필요한 비트만이 반전되고 또는 반전되지 않아서 그 결과(A0-A2)(AA4-AA6)(AA8-AA10) 및 (AA12) 또 (AA13)(제17도)가 어드레스 가산기(80)에서 출력된다.

동시에 어드레스 가산기 제어회로(78)는 사이즈 카운터(60)에서의 데이터를 받아서 어드리뷰티 레지스터(70)내의 데이터(H-FLIP) 및 인렌지 판정회로(56)에서의 신호(/OBJ8)(/OBJ16)(/OBJ32) 또는 (/OBJ64)에 의해서 오브젝트 사이즈를 고려했을 경우 필요한 비트만을 반전하고 또 반전하지 않고서 그 결과를 어드레스 가산기(80)에 부여한다.

또한 어드레스 가산기 제어회로(78)는 네임 레지스터(72)의 최상위 비트와 사이즈 레지스터(50)내의 오브젝트 네임 뱅크 데이터를 받고서 어드레스 변환을 행하고 그 변환 결과를 어드레스 가산기(80)에 부여한다.

어드레스 가산기(80)는 어드레스 가산기 제어회로(78)에서의 H 반전 및/또는 V 반전후 H 연산데이터 및 V연산 데이터의 하위 비트와 네임 레지스터(72)에서의 네임 데이터를 가산하는 동시에 H연산 데이터 및 V 연산 데이터의 상위 비트와 사이즈 레지스터(50)에서의 오브젝트 베이스 데이터(BASE)를 가산하고 각각의 가산 결과를 어드레스로서 비디오 데이터 어드레스 회로(82)에 부여한다.

비디오 데이터 메모리 어드레스 회로(80)는 비디오데이터 메모리(16)에서의 어드레스 출력을 허가하는 신호(OAE)를 타이밍 신호 발생회로(34)에서 받아서 어드레스 가산기(80)에서의 어드레스를 비디오 데이터 메모리(16)에 출력한다.

비디오 데이터 메모리(16)는 비디오 데이터 메모리 어드레스 회로(82)에서의 어드레스를 받아서 H 반전 회로(86)에 그래픽 데이터를 출력한다.

H 반전회로(86)는 어트리뷰티 레지스터(70)내의 데이터(H-FLIP)의 0 또는 1에 따라서 8도트의 그래픽 데이터를 반전하고 또는 반전하지 않고서 칼라 데이터 추출회로(86)에 부여한다.

한편 버퍼 RAM 어드레스 회로(90)에서는 H위치 연산회로(64)에서의 어드레스가 내부 카운터(340)(제22도)에서 프리셋트되고 그 카운터(340)에서의 데이터를 버퍼 RAM(84)에 부여한다.

또 H위치 레지스터(16)내 H위치 데이터의 최상위 비트와 H위치 연산회로(64)에서의 캐리신호(버퍼 RAM의 어드레스를 산출했을때 자리수 올림)가 버퍼 RAM 제어회로(92)내의 익스클루시브 OR 게이트(404)(제22)도에서 처리되고 그 결과도 동시에 카운터(340)에서 프리셋한다.

캐리 신호가 0이고 또 H위치가 0-255의 범위내에 있을때, 및 캐리신호가 1이고 또 H위치가 256-511의 범위내에 있을때는 같이 익스클루시브 OP 게이트(404)의 출력은 0으로 된다.

이 데이터는 버퍼 RAM 제어회로(92)에서의 버퍼 RAM(84)에서의 기입신호를 작성하기 위해서 이용된다.

버퍼 RAM 제어회로(92)에서는 상기 익스클루시브 OR 게이트(404)의 출력을 받고서 칼라 데이터 추출회로(88)에 나타낸 도트색이 투명을 나타낸 코드가 아닐때에 기입신호(/WE0) 또는 (/WE1)를 버퍼 RAM(84)에 부여한다.

또 오브젝트가 가수 도트에서 시작할때는 버퍼 RAM 제어회로(92)내의 풀 애더(396)(제22도)가 버퍼 RAM 어드레스를「+1」하고 그 결과를 버퍼 RAM(84)에 부여한다.

버퍼 RAM(84)은 버퍼 RAM 어드레스 회로(90)에서의 어드레스, 칼라 데이터 추출회로(88)에서의 칼라 데이터, 어트리뷰티 레지스터(70)에서의 칼라 데이터 및 우선 데이터 및 버퍼 RAM 제어회로(92)에서의 기입신호 및 어드레스를 받고서 합계 9비트로 이루어진 칼라 데이터 및 우선 데이터를 격납한다.

상기 실시예에서는 버퍼 RAM(84)로서 128×9비트의 RAM을 2개 사용하고 있다.

한쪽이 홀수 도트의 데이터를 기억하기 위해서 사용되고 다른쪽이 짝수 도트의 데이터를 기억하기 위해서 사용된다.

따라서 이 실시예에서는 2종류의 어드레스가 필요하지만 제1 및 제2의 버퍼 RAM(84a) 및 (84b)(제21도)의 응답속도를 높인다면 1종류만의 어드레스가 이용되어도 좋다.

이 경우 버퍼 RAM 제어회로(92)에서의 어드레스는 불필요하게 된다.

또 오브젝트 사이즈가 8×8 이상의 즉 오브젝트가 2이상의 캐릭터에 의해서 구성되고 있을때는 사이즈 카운터(60)가 업 다운된 후 앞서 설명한 동작을 그 캐릭터의 갯수에 상당하는 회수 반복하게 된다.

그리고 사이즈 카운터 제어회로(62)는 인렌지 판정회로(56)에서의 신호(/OBJ8)(/OBJ16)(/OBJ32) 또는 (/OBJ64)와 사이즈 카운터(60)에서의 카운터 값을 사용하여 각 오브젝트 데이터의 버퍼 RAM(84)으로의 전송 종료 타이밍을 판단한다.

그리고 1 오브젝트를 구성하는 복수의 캐릭터 데이터가 모든 버퍼 RAM(84)에 기입될때까지는 벡터 RAM 어드레스 회로(58)에서의 어드레스 카운터(디크리멘트)를 금지한다.

그리고 모든 캐릭터 데이터가 기입된 타이밍으로 벡터 RAM 어드레스 회로(58)의 어드레스를「-1」디크리멘트한다.

벡터 RAM 어드레스 회로(58)는 이와 같이하여 다음 오브젝트의 OAM 어드레스가 격납되어 있는 벡터 RAM의 어드레스를 벡터 RAM(46)에 부여한다.

벡터 RAM(46)에서의 데이터는 OAM(38)에 부여되고 OAM(38)에서의 H위치 데이터가 H위치 레지스터(66)를 통해서 H위치 연산회로(64)에 부여된다.

다음 오브젝트의 수평 방향 표시 개시 위치 데이터가 H위치 연산회로(64)에서 재차 사이즈 카운터(60)에 부여되고 사이즈 카운터 제어회로(62)에서 사이즈 카운터(60)에서 로드 신호가 부여되고 사이즈 카운터(60)가 프리셋된다.

이후 같은 양상으로하여 순차 후속된 사이즈의 오브젝트 데이터가 버퍼 RAM(84)에 격납된다.

수평 주사 기간 Ⅱ

이 기간에서 버퍼 RAM(84) 데이터를 화상 신호로 변환하고 RGB 모니터(22)(제1도)에서 출력한다.

수평 블랭킹 기간의 종료시에 버퍼 RAM 어드레스 회로(90)는 타이밍 신호 발생회로(34)에서의 신호(/CRES)를 받고서 내부 카운터(340)를 리셋한다.

수평 주사 기간에 들어오면 버퍼 RAM(84)은 버퍼 RAM 어드레스 회로(90)에서의 어드레스를 받고서 그래픽 데이터를 합성회로(28)에서 출력한다.

합성회로(30)에서 배경 패턴과 합성된 오브젝트의 그래픽 데이터는 화상 신호 발생회로(30)에 의해서 화상 신호로 변환된다.

따라서 모니터(22)상에서는 오브젝트와 배경 패턴과의 합성 화상이 표시된다.

그리고 버퍼 RAM 어드레스 회로(90)에서는 타이밍 신호 발생회로(34)에서의 신호(HCO)에 의해서 카운터(340)가 업 카운트되고 순차 어드레스가 인크리멘트된다.

또 버퍼 RAM(84)은 버퍼-RAM 어드레스 회로(90)에서의 어드레스를 받고서 순차로 그래픽 데이타를 합성회로(28)에 출력한다.

또 버퍼 RAM(84)에서의 현재 주사중 라인 데이터가 출력되는 동시에 앞에서 [수평주사기간Ⅰ]에서 설명한 동작이 다음의 라인 데이터를 작성하기 때문에 재차 실행된다.

본 발명이 상세하게 설명되어 도시되었지만 그것은 단지 도해 및 한예로서 이용한 것이고 한정한다고 해석되는 것이 아니란 것을 분명하고 본 발명의 정신 및 범위는 첨부된 특허청구범위의 문언에 의해서만 한정된다.

Claims

각각이 수평 및 수직 방향으로 각각 복수 도트로 이루어진 1개 이상의 캐릭터를 조합시킴으로써 큰 사이즈의 오브젝트를 래스터 스캔 모니터를 표시하는 동화 표시장치에 있어서, 오브젝트를 구성하는 캐릭터의 그래픽 데이터를 각 오브젝트 마다 미리 그 관련하는 어드레스 영역에 기억하는 제1기억수단; 상기 래스터 스캔 모니터의 다음 수직 기간에 표시되어야할 1이상의 오브젝트를 지정하기 위해서 오브젝트 지정 데이터를 발생하는 오브젝트 지정 데이터 발생수단; 지정된 오브젝트가 표시되어야할 상기 모니터상의 수평 및 수직 위치를 나타낸 위치 데이터를 발생하는 위치 데이터 발생수단; 오브젝트 사이즈를 가변적으로 결정하는 사이즈 결정 데이터를 발생하는 사이즈 결정 데이터 발생수단; 상기 오브젝트 지정 데이터 및 상기 위치 데이터를 일시적으로 기억하는 제2의 기억수단; 상기 제2의 기억수단에서 판독된 수직 위치 데이터와 상기 사이즈 결정 데이터 발생수단에서의 사이즈 결정 데이터를 기초로하여 그 오브젝트를 다음의 수평 주사 기간에 표시해야 할지 하지 않아야 할지를 판정하고 또 상기 제2의 기억수단에서 판독한 수평 위치 데이터와 상기 사이즈 결정 데이터 발생수단에서의 사이즈 결정 데이터를 기초로하여 그 오브젝트를 다음의 수평 주사 기간에 표시해야할지 하지 않아야 할지를 판정하는 인렌지 판정수단; 및 상기 인렌지 판정수단에서 인렌지 상태에 있다고 판정된 오브젝트에 대해서 상기 오브젝트 지정 데이터, 상기 위치 데이터 및 상기 사이즈 결정 데이터를 기초로하여 상기 제1의 기억 수단의 판독 어드레스를 작성하여 상기 제1의 기억수단에 부여하는 판독 어드레스 작성수단을 구비한 것을 특징으로 하는 동화 표시장치.
제1항에 있어서, 상기 사이즈 결정 데이터 발생수단은 오브젝트마다 사이즈를 선택하는 데이터를 발생하는 사이즈 선택 데이터 발생수단, 및 상기 모니터의 1화면마다 사이즈를 지정하는 사이즈 지정 데이터를 발생하는 사이즈 지정 데이터 발생수단을 포함하고, 상기 판독 어드레스 데이터 발생수단은 상기 인렌지 판정수단에 의해서 인렌지 상태에 있다고 판정된 오브젝트에 대해서 상기 사이즈 선택 데이터와 상기 사이즈 지정 데이터와의 조합에 따르는 데이터, 상기 오브젝트 지정 코드 및 상기 위치 데이터를 기초로하여 상기 판독 어드레스를 발생하는 것을 특징으로 하는 동화 표시장치.
제1항 또는 제2항에 있어서, 상기 사이즈 결정 데이터 발생수단은 상기 모니터의 1화면 마다 발생되는 상기 사이즈 지정 데이터를 일시적으로 기억하는 수단을 포함하는 것을 특징으로 하는 동화 표시장치.
제1항에 있어서, 상기 사이즈 결정 데이터 발생수단은 오브젝트마다 사이즈를 선택하는 사이즈 선택 데이터 및 상기 모니터의 1화면마다 사이즈를 지정하는 사이즈 지정 데이터를 미리 기억하는 제3의 기억수단, 상기 제3의 기억수단에 기억되어 있는 사이즈 지정 데이터를 1화면 마다 판독하고 또 상기 사이즈 선택 데이터를 오브젝트마다 판독하는 판독수단 및 상기 판독수단에 의해서 판독된 사이즈 지정 데이터를 일시적으로 기억하는 수단을 포함하고, 상기 인렌지 판정수단은 상기 사이즈 선택 데이터와 상기 사이즈 지정 데이터와의 조합을 기초로하여 그 오브젝트가 인렌지 상태에 있는지 없는지를 판정하는 것을 특징으로 하는 동화 표시장치.
각각이 수평 및 수직 방향으로 각각 복수 도트로 이루어진 1개 이상의 캐릭터를 조합시킴으로서 큰 사이즈의 오브젝트를 래스터 스캔 모니터에 표시하는, 또, 오브젝트를 구성하는 캐릭터의 그래픽 데이터를 각 오브젝트 마다 미리 그 관련하는 어드레스 영역에 기억하는 제1의 기억수단, 상기 오브젝트 지정 데이터 및 상기 위치 데이터를 일시적으로 기억하는 제2의 기억수단, 상기 제2의 기억수단에서 판독된 수직 위치 데이터와 상기 사이즈 결정 데이터 발생수단에서의 사이즈 결정 데이터를 기초로하여 그 오브젝트를 다음의 수평 주사 기간에 나타내야할지 아닐지를 판정하고 또 상기 제2의 기억수단에서 판독된 수평 위치 데이터와 상기 사이즈 결정 데이터 발생수단에서의 사이즈 결정 데이터를 기초로하여 그 오브젝트를 다음의 수평 주사 기간에 표시해야할지 아닐지를 판정하는 인렌지 판정수단, 및 상기 인렌지 판정수단에서 인렌지 상태에 있다고 판단된 오브젝트에 대해서 상기 오브젝트 지정 데이터, 상기 위치 데이터 및 상기 사이즈 결정 데이터를 기초로하여 상기 제1의 기억수단의 판독 어드레스를 작성하여 상기 제1의 기억수단에 부여하는 판독 어드레스 작성수단을 포함하는 동화 표시장치에 착탈자유롭게 장착되는 외부 메모리에 있어서, 상기 래스터 스캔 모니터의 다음 수직 기간에 표시되어야할 1이상의 오브젝트를 지정하기 위해서 오브젝트 지정 데이터를 발생하는 오브젝트 지정 데이터 발생수단; 및 지정된 오브젝트가 표시되어야할 상기 모니터상의 수평 및 수직 위치를 나타낸 위치 데이터를 발생하는 위치 데이터 발생수단, 오브젝트 사이즈를 가변적으로 결정하는 사이즈 결정 데이터를 발생하는 사이즈 결정 데이터 발생수단을 구비한 것을 특징으로 하는 동화 표시 장치에 이용되는 외부 메모리.
각각이 수평 및 수직 방향으로 각각 복수 도트로 이루어진 1개 이상의 캐릭터를 조합시킴으로서 큰 사이즈의 오브젝트를 래스터 스캔 모니터에 표시하는 동화 표시 장치에 있어서, 오브젝트를 구성하는 캐릭터의 그래픽 데이터를 각 오브젝트 마다 미리 그 관련하는 어드레스 영역에 기억하는 제1의 기억수단; 상기 래스터 스캔 모니터의 다음 수직 기간에 표시되어야할 1이상의 오브젝트를 지정하기 위해서 오브젝트 지정 데이터를 발생하는 오브젝트 지정 데이터 발생수단; 지정된 오브젝트가 표시되어야할 상기 모니터상의 위치를 나타낸 위치 데이터를 발생하는 위치 데이터 발생수단; 오브젝트마다 그 오브젝트 사이즈를 선택하는 사이즈 선택 데이터 발생수단; 화면마다 사이즈 지정 모드를 결정하는 지정모드 데이터를 발생하는 지정모드 데이터 발생수단; 상기 오브젝트 지정 데이터 및 상기 위치 데이터를 일시적으로 기억하는 제2의 기억수단; 상기 제2의 기억수단에서 판독된 위치 데이터와 상기 사이즈 선택 데이터 발생수단에서의 사이즈 선택 데이터 및 상기 지정 모드 데이터발생수단에서의 지정 모드 데이터의 조합을 기초로하여 그 오브젝트를 다음의 수평 주사 기간에 표시해야할지 하지 않아야 할지를 판정하는 인렌지 판정수단; 및 상기 인렌지 판정수단에서 인렌지 상태에 있다고 판정된 오브젝트에 대해서 상기 제1의 기억수단의 판독 어드레스를 작성하고 상기 제1의 기억수단에 부여하는 판독 어드레스 작성 수단을 구비한 것을 특징으로 하는 동화 표시장치.
제6항에 있어서, 상기 선택 모드 데이터를 일시적으로 기억하는 수단을 구비한 것을 특징으로 하는 동화 표시장치.
각각이 수평 및 수직 방향으로 각각 복수 도트로 이루어진 1개 이상의 캐릭터를 조합시킴으로서 큰 사이즈의 오브젝트를 래스터 스캔 모니터에 표시하는, 또, 오브젝트를 구성하는 캐릭터의 그래픽 데이터를 각 오브젝트 마다 미리 그 관련하는 어드레스 영역에 기억하는 제1의 기억수단, 상기 오브젝트 지정 데이터 및 상기 위치 데이터를 일시적으로 기억하는 제2의 기억수단, 상기 제2의 기억수단에서 판독된 위치 데이터와 상기 사이즈 선택 데이터 발생수단에서의 사이즈 선택 데이터 및 상기 데이터 모드 데이터 발생수단에서의 지정 모드 데이터의 조합을 기초로하여 그 오브젝트를 다음의 수평 주사 기간에 표시해야 할지 아닐지를 판정하는 인렌지 판정수단, 및 상기 인렌지 판정수단에서 인렌지 상태에 있다고 판정된 오브젝트에 대해서 상기 제1의 기억수단의 판독 어드레스를 작성하여 상기 제1의 기억수단을 부여하는 판독 어드레스 작성수단을 포함하는 동화 표시장치에 착탈자유롭게 장착되는 외부 메모리에 있어서, 상기 래스터 스캔 모너티의 다음 수직 기간에 표시되어야할 1이상의 오브젝트를 지정하기 위해서 오브젝트지정 데이터를 발생하는 오브젝트지정 데이터 발생수단; 지정된 오브젝트가 표시되어야할 상기 모니터상의 위치를 나타낸 위치 데이터를 발생하는 위치 데이터 발생수단; 오브젝트 마다 그 오브젝트 사이즈를 선택하는 사이즈 선택 데이터 발생수단; 및 화면마다 사이즈 지정 모드를 결정하는 지정 모드 데이터를 발생하는 지정 모드 데이터 발생수단을 구비한 것을 특징으로 하는 동화 표시장치에 이용되는 외부 메모리.
각각이 수평 및 수직 방향으로 각각 복수 도트로 이루어진 1개 이상의 캐릭터를 조합시킴으로서 큰 사이즈의 오브젝트를 래스터 스캔 모니터에 표시하는 동화 표시장치에 있어서, 오브젝트를 구성하는 캐릭터의 그래픽 데이터를 각 오브젝트 마다 미리 그 관련하는 어드레스 영역에 기억하는 제1의 기억수단; 상기 래스터 스캔 모니터의 다음 수직 기간에 표시되어야할 1 이상의 오브젝트를 지정하기 위해서 오브젝트 지정 데이터를 발생하는 오브젝트 지정 데이터 발생수단; 지정된 오브젝트가 표시되어야할 상기 모니터 상의 위치를 나타낸 위치 데이터를 발생하는 위치 데이터 발생수단; 오브젝트 사이즈를 결정하는 사이즈 결정 데이터를 발생하는 사이즈 결정 데이터 발생수단; 상기 오브젝트 지정 데이터 및 상기 위치 데이터를 일시적으로 기억하는 제2의 기억수단; 상기 제2의 기억수단에서 판독된 위치 데이터와 상기 사이즈 결정 데이터를 발생수단에서의 사이즈 결정 데이터를 기초로하여 그 오브젝트를 다음의 수평 주사 기간에 나타내야 할지 하지 않아야 할지를 판정하는 인렌지 판정수단; 상기 인렌지 판정수단에 있어서 인렌지 상태에 있다고 판정된 오브젝트에 대해서 상기 제1의 기억수단에서 그래픽 데이터를 판독하는 판독수단; 상기 인렌지 판정수단에 의해서 인렌지 상태에 있다고 판정된 오브젝트의 일부가 상기 모니터의 화면에서 초과하는지 아닌지를 판정하는 초과판정수단; 상기 초과판정수단에 의해서 상기 화면에서 초과하면 판정된 오브젝트의 일부 상기 그래픽 데이터의 제1기억수단에서의 판독을 금지하는 판독금지수단을 구비한 것을 특징으로 하는 동화 표시장치.
제9항에 있어서, 상기 초과 판정수단은 상기 오브젝트가 화면의 수평 방향 좌단에서 초과하는지 아닌지를 판정하는 판단 판정수단을 포함하고 상기 금지수단은 상기 오브젝트가 좌단에서 초과하는 것을 검출했을때 오브젝트의 그래픽 데이터를 판독하는 개시 어드레스를 실제로 표시시키는 캐릭터 그래픽 데이터에 프리셋함으로서 초과된 부분의 캐릭터 그래픽 데이터의 판독을 금지하는 프리셋 수단을 포함한 것을 특징으로 하는 동화 표시장치.
제9항 또는 제10항에 있어서, 상기 초과 판정수단은 상기 오브젝트가 화면의 수평 방향 우단에서 초과하는지 아닌지를 판정하는 우단 판정수단을 포함한 것을 특징으로 하는 동화 표시장치.