KR960002757A - 반도체 메모리 시스템 - Google Patents

반도체 메모리 시스템 Download PDF

Info

Publication number
KR960002757A
KR960002757A KR1019950017064A KR19950017064A KR960002757A KR 960002757 A KR960002757 A KR 960002757A KR 1019950017064 A KR1019950017064 A KR 1019950017064A KR 19950017064 A KR19950017064 A KR 19950017064A KR 960002757 A KR960002757 A KR 960002757A
Authority
KR
South Korea
Prior art keywords
address
output
data
input
memory
Prior art date
Application number
KR1019950017064A
Other languages
English (en)
Inventor
쇼지 와사
가네히데 겐미자끼
마사야 무라나까
마사히로 오가따
히데또모 아오야기
데쯔야 기따메
마사히로 가따야마
쇼지 구보노
유끼히데 스즈끼
마꼬또 모리노
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
스즈끼 진이찌로
히다찌초엘에스아이엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼, 스즈끼 진이찌로, 히다찌초엘에스아이엔지니어링 가부시끼가이샤 filed Critical 가나이 쯔또무
Publication of KR960002757A publication Critical patent/KR960002757A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

결함구제용 LSI와 메모리장치에 관한 것으로서, 실장기판에 탑재된 다이나믹형 RAM의 불량의 구제를 가능하게 한 결함구제용 LSI 및 조립후에 발생한 다이나믹형 RAM의 불량을 구제할 수 잇는 메로리장치를 제공하기 위해서, 다이나믹형 RAM과 동일한 어드레스 및 제어용 입력인터페이스부, 여러개로 이루어지는 다이나믹형 RAM에 의해 구성되는 메모리장치의 데이타버스에 대응한 입출력인터페이스부, 다이나믹형 RAM의 실질적인 칩어드레스신호와 X계의 불량어드레스가 전기적으로 라이트가능하며 실질적으로 불휘발화된 기억회로, 입력된 X어드레스신호와 기억회로의 불량어드레스와의 비교일칫니호에 의해 워드선이 선택되고 Y어드레스신호에 의해 컬럼선택이 실행되는 스테이틱형 RAM으로 구성된 용장구제용 RAM부, 이러한 용장용 RAM부의 데이타입출력버스를 불량칩어드레스에 대응한 데이타 입출력단자에 접속시키는 선택부, 그것에 대응한 입출력회로를 활성화시키는 데이타입출력부 및 불량으로 된 다이나믹형 RAM의 출력단자를 리드동작일 때에 하이임피던스 상태로 되게 하는 출력제어신호를 출력시키는 마스크부에 의해 결합구제용 LSI를 구성한다.
이것에 의해서, 메모리장치내의 다이나믹형 RAM에 발생한 워드선단위의 불량을 내부의 용장용 RAM부로 치환되는 것에 의해 구제할 수가 있다.
선택도 : 제1도

Description

반도체 메모리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (8)

  1. 다이나믹형 RAM과 동일한 어드레스 및 제어용 입력인터페이스부, 여러개로 이루어지는 다이나믹형 RAM에 의해 구성되는 메모리장치의 데이타버스에 대응한 입출력 인터페이스부, 다이나믹형 RAM의 실질적인 칩어드레스와 X계의 불량어드레스가 전기적으로 라이트가능하며 실질적으로 불휘발하된 기억회로, 상기 입력 인터페이스부에 의해 폐치된 X어드레스신호와 상기 기억회로의 불량어드레스와의 비교일치신호에 의해 워드선이 선택되고 상기 입력인터페이스부에 의해 폐치된 Y어드레스신호에 의해 컬럼선택이 실행되는 스테이틱형 RAM으로 구성된 용장구제용 RAM부, 이러한 용장구제용 RAM부의 데이타 입출력버스를 불량칩어드레스에 대응한 입출력회로에 접속시키는 선택부, 불량으로 된 다이나믹형 RAM에 대응한 데이타버스에 접속되는 입출력회로를 선택적으로 활성화시키는 데이타입출력부, 상기 불량으로 된 다이나믹형 RAM의 출력단자를 리드동작일 때에 하이임피던스상태로 되게 하는 제어신호를 출력시키는 마스크부를 구비해서 이루어지는 것을 특징으로 하는 결함구제용 LSI를 갖는 반도체 메모리 시스템.
  2. 제1항에 있어서, 상기 기억회로는 X계의 어드레스에 의해 메모리액세스가 실행되는 불휘발성 기억회로로 이루어지고, 이러한 불휘발성 기억회로에는 불량이 존재하는 칩어드레스, 구제플래그용 비트 및 용장구제용 RAM부의 X어드레스가 라이트되고, 이러한 구제플래드용 비트의 유효/무효가 불량어드레스와의 비교 일치/불일치에 대응되는 것을 특징으로 하는 반도체 메모리 시스템.
  3. 제2항에 있어서, 상기 마스크부는 불량으로 된 다이나믹형 RAM의 칩어드레스에서 출력이네이블신호를 형성하여 불량으로 된 다이나믹형 RAM을 출력하이임피던스상태로 되게 하는 것인 것을 특징으로 하는 반도체 메모리 시스템.
  4. 제3에 있어서, 상기 기억회로에는 동일한 어드레스에 대하여 여러개의 구제영역이 설정가능하게 되는 것인 것을 특징으로 하는 반도체 메모리 시스템.
  5. 실장기판에 탑재된 여러개로 이루어지는 다이나믹형 RAM이 모듈화되어 이루어지는 반도체 메모리 시스템에 있어서, 상기 다이나믹형 RAM과 동일한 어드레스 및 제어용 입력인터페이스부, 상기 여러갤 이루어지는 다이나믹형 RAM의 데이타 입출력단자가 접속되어 지는 데이타버스에 대응한 입출력 인터페이스부, 상기 여러개로 이루어지는 다이나믹형 RAM의 칩어드레스와 X계의 불량어드레스가 전기적으로 라이트가능하고 실질적으로 불휘발화된 기억회로, 상기 입력인터페이스부에 의해 폐치된 X어드레스신호가 상기 기억회로의 불량어드레스와의 비교일치신호에 의해 워드선이 선택되고 상기 입력인터페이스부에 의해 폐치된 Y어드레스신호에 의해 RAM에 대응한 데이타버스에 접속하는 입출력부, 상기 불량으로 된 다이나믹형 RAM에 대해서 그의 출력단자를 리드동작일 때에 하이임피던스상태로 되게 하는 출력제어신호를 형성하는 마스크부를 구비해서 이루어지는 결함구제용 LSI를 내장시킨 것을 특징으로 하는 반도체 메모리 시스템.
  6. 여러개의 제1데이타선을 포함하는 제1데이타버스, 여러개의 제2데이타선을 포함하는 제2데이타버스, 여러개의 어드레스신호를 전송하는 여러개의 어드레스선, 제1제어선, 제2제어선, 제1메모리칩, 제2메모리칩 및 용장메모리칩을 구비하는 반도체 메모리 시스템으로서, 상기 제1메모리칩은 상기 제1데이타버스에 포함되는 상기 여러개의 제1데이타선의 각각에 결합된 여러개의 제1데이타 입출력단자, 상기 여러개의 어드레스선의 각각에 결합된 여러개의 제1어드레스 입력단자 및 상기 제1제어선에 결합된 제1제어단자를 포함하고, 상기 제2메모리칩은 상기 제2데이타버스에 포함되는 상기 여러개의 제2데이타선의 각각에 결합된 여러개의 제2데이타 입출력단자, 상기 제2데이타버스에 포함되는 상기 여러개의 제2데이타선의 각각에 결합된 여러개의 제2데이타 입출력단자, 상기 여러개의 어드레스선의 각각에 결합된 여러개의 제2어드레스 입력단자 및 상기 제2제어선에 결합된 제2제어단자를 포함하고, 상기 용장메모리칩은 상기 제1데이타버스에 포함되는 상기 여러개의 제1데이타선의 각각에 결합된 여러개의 제1용장데이타 입출력단자, 상기 제2데이타버스에 포함되는 상기 여러개의 제2용장제어단자를 포함하며, 상기 용장메모리칩은 상기 제2메모리칩은 구제하는 경우, 상기 여러개의 어드레스신호에 따라서 상기 제2메모리칩이 출력할 제1데이타를 상기 제1데이타버스로 출력하고 또한 제1제어신호를 상기 제1제어신호로 출력하며, 상기 용장메모리칩이 출력할 제2데이타를 상기 제2데이타출력하고 또한 제2제어신호를 상기 제2제어선으로 출력하며, 상기 용장메모리칩은 상기 제1메모리칩을 구제하는 경우, 상기 여러개의 어드레스신호에 따라서 상기 제2메모리칩이 출력할 제2데이타를 상기 제2데이타버스로 출력하고 또한 제2제어신호를 받은 경우, 상기 여러개의 어드레스신호에 따른 상기 제2데이타를 상기 제2데이타버스버스로 출력하지 않는 반도체 메모리 시스템.
  7. 제6항에 있어서, 상기 제1 메모리칩 및 상기 제2메모리칩은 다아니믹형 RAM칩인 반도체 메모리 시스템.
  8. 제6항에 있어서, 상기 제1 메모리칩은 상기 제1제어신호를 받은 경우, 상기 제1데이타 입출력단자를 하이임피던스 상태로 설정하고, 상기 제2메모리칩은 상기 제2제어신호를 받은 경우, 상기 제2데이타 입출력단자를 하이임피던스 상태로 설정하는 반도체 메모리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017064A 1994-06-29 1995-06-23 반도체 메모리 시스템 KR960002757A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6170207A JPH0816486A (ja) 1994-06-29 1994-06-29 欠陥救済用ｌｓｉとメモリ装置
JP94-170207 1994-06-29

Publications (1)

Publication Number Publication Date
KR960002757A true KR960002757A (ko) 1996-01-26

Family

ID=15900657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017064A KR960002757A (ko) 1994-06-29 1995-06-23 반도체 메모리 시스템

Country Status (5)

Country Link
US (1) US5598373A (ko)
JP (1) JPH0816486A (ko)
KR (1) KR960002757A (ko)
CN (1) CN1098535C (ko)
TW (1) TW280910B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69724742T2 (de) * 1996-11-27 2004-08-05 Hitachi, Ltd. Speicherfeldprüfschaltung mit Fehlermeldung
JP2956634B2 (ja) * 1997-01-27 1999-10-04 日本電気株式会社 半導体記憶装置の冗長アドレス選択方式および半導体記憶装置
US6032264A (en) * 1997-04-22 2000-02-29 Micron Technology, Inc. Apparatus and method implementing repairs on a memory device
US5953216A (en) * 1997-08-20 1999-09-14 Micron Technology Method and apparatus for replacing a defective integrated circuit device
US6181614B1 (en) 1999-11-12 2001-01-30 International Business Machines Corporation Dynamic repair of redundant memory array
KR100576471B1 (ko) * 1999-11-22 2006-05-08 주식회사 하이닉스반도체 데이타 출력버퍼
JP4136657B2 (ja) 2000-11-29 2008-08-20 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びアドレス変換回路
KR100362702B1 (ko) * 2001-01-15 2002-11-29 삼성전자 주식회사 리던던트 디코더 회로
JP2003152583A (ja) * 2001-11-14 2003-05-23 Toshiba Corp 情報機器及び情報配信システム、並びにこれらに適用される通信モード切換方法、情報記憶方法、及び情報配信方法
US20060243297A1 (en) * 2005-04-29 2006-11-02 Brown Dale G Coated monofilament oriented HDPE dental tapes
US7025986B2 (en) * 2002-02-11 2006-04-11 International Tape Partners Llc Micromesh interproximal devices
US20060177384A1 (en) * 2001-12-04 2006-08-10 Brown Dale G Sialagogue coatings for interproximal devices
JP3866588B2 (ja) * 2002-03-01 2007-01-10 エルピーダメモリ株式会社 半導体集積回路装置
JP2003303498A (ja) * 2002-04-08 2003-10-24 Mitsubishi Electric Corp 半導体記憶装置
US7346823B1 (en) * 2004-06-24 2008-03-18 Cypress Semiconductor Corporation Automatic built-in self-test of logic with seeding from on-chip memory
DE102005001520A1 (de) * 2005-01-13 2006-07-27 Infineon Technologies Ag Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers
JP4846383B2 (ja) 2006-02-10 2011-12-28 株式会社日立製作所 情報処理装置
US7844888B2 (en) 2006-09-29 2010-11-30 Qimonda Ag Electronic device, method for operating an electronic device, memory circuit and method of operating a memory circuit
KR20120122549A (ko) * 2011-04-29 2012-11-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 리페어 방법
US9715424B1 (en) * 2013-08-23 2017-07-25 Rambus Inc. Memory device and repair method with column-based error code tracking
US9564243B2 (en) * 2014-04-23 2017-02-07 Globalfoundries Singapore Pte. Ltd. Equivalent fuse circuit for a one-time programmable read-only memory array
US11282558B2 (en) * 2020-05-21 2022-03-22 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric random-access memory with ROMFUSE area having redundant configuration wordlines

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0125633B1 (en) * 1983-05-11 1990-08-08 Hitachi, Ltd. Testing apparatus for redundant memory
JPS6063800A (ja) * 1983-09-17 1985-04-12 Toshiba Corp 半導体メモリ

Also Published As

Publication number Publication date
TW280910B (ko) 1996-07-11
US5598373A (en) 1997-01-28
CN1098535C (zh) 2003-01-08
CN1124876A (zh) 1996-06-19
JPH0816486A (ja) 1996-01-19

Similar Documents

Publication Publication Date Title
KR960002757A (ko) 반도체 메모리 시스템
GB2296583B (en) Defective cell repairing circuits and methods
US5920516A (en) Circuit and method for enabling a function in a multiple memory device module
US4281398A (en) Block redundancy for memory array
KR910006999A (ko) 반도체 기억 장치
JP2530610B2 (ja) 半導体記憶装置
KR920003322A (ko) 개선된 테스트 모드를 가지는 반도체 메모리
EP0385389A2 (en) Semiconductor integrated circuit memory enabling memory write masking
KR930020678A (ko) 반도체 기억 장치
JPS60261148A (ja) 半導体装置
EP0274378A3 (en) Semiconductor memory device
JPH02203499A (ja) 半導体記憶装置
KR0180064B1 (ko) 반도체 기억장치
US4567580A (en) Redundancy roll call technique
US5798962A (en) Memory schemes
US6535992B1 (en) DRAM auto-swapping device
JPS63241649A (ja) マイクロコンピユータ・システム
KR960035642A (ko) 어드레싱가능한 개별 유니트로 통합된 메모리셀을 가진 반도체 메모리 및 그 동작방법
JPH06295593A (ja) 半導体記憶装置
JPH08235900A (ja) Ｒａｍ及びそのテスト方法
JPH10172297A (ja) 半導体記憶装置及び半導体記憶装置の試験方法
KR940008212B1 (ko) 리던던트 셀의 테스트 수단이 내장된 반도체 메모리 장치
JP2760333B2 (ja) 半導体装置
JP3447818B2 (ja) 半導体記憶装置
JPH05151770A (ja) Ｘ４パリテイｄｒａｍから１６ビツト・システム用ｘ２パリテイｄｒａｍを実行する方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application