KR960002736A - 반도체 소자의 분리막 형성방법 - Google Patents
반도체 소자의 분리막 형성방법 Download PDFInfo
- Publication number
- KR960002736A KR960002736A KR1019940013034A KR19940013034A KR960002736A KR 960002736 A KR960002736 A KR 960002736A KR 1019940013034 A KR1019940013034 A KR 1019940013034A KR 19940013034 A KR19940013034 A KR 19940013034A KR 960002736 A KR960002736 A KR 960002736A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- separator
- forming
- semiconductor device
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract 7
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 7
- 229920005591 polysilicon Polymers 0.000 claims abstract 7
- 150000004767 nitrides Chemical class 0.000 claims abstract 4
- 238000009792 diffusion process Methods 0.000 claims abstract 2
- 230000001590 oxidative effect Effects 0.000 claims abstract 2
- 238000001039 wet etching Methods 0.000 claims abstract 2
- 238000002955 isolation Methods 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 238000009279 wet oxidation reaction Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
산화막/완충 폴리실리콘막/질화막의 3층막을 확산마스크층으로 사용하는 PBL구조로 갖는 반도체 소자의 분리막 형성방법에 있어서, 소자 분리막 형성후 질화막을 제거하는 단계; 활성영역의 상기 완충 폴리실리콘막을 산화시켜 습식 식각의 방법으로 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 분리막 형성방법에 관한 것으로, 활성영역의 기판 손상이 작기 때문에 차후 공정에서 형성되는 게이트산화막의 특성이 향상되어 반도체 소자의 수율 및 수명 향상을 도모할 것으로 기대되며 또한 게이트산화막 형성공정 전에 진행되는 희생 산화막 공정에 본 발명의 방법이 포함되기 때문에 완충 폴리실리콘막 제거공정을 생략할 수 있어 1단계의 공정을 줄일 수 있을 뿐만 아니라 활성영역과 필드사이의 단차가 감소하여 패턴형성공정이 쉬워지는 효과를 갖는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 따른 소자분리막 형성 공정 단면도.
Claims (3)
- 산화막/완충 폴리실리콘막/질화막의 3중막을 확산마스크층으로 사용하는 PBL구조를 갖는 반도체 소자의 분리막 형성방법에 있어서, 소자분리막 형성후 질화막(4)을 제거하는 단계; 활성영역의 상기 완충 폴리실리콘막(3)을 산화시켜 습식 식각의 방법으로 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 분리막 형성 방법.
- 제1항에 있어서, 상기 완충폴리실리콘막(3)을 산화시킬 때 산소분위기에서 건식산화공정을 사용하는 것을 특징으로 하는 반도체 소자의 분리막 형성방법.
- 제1항에 있어서, 상기 완충폴리실리콘막(3)을 산화시킬 때 수증기분위기에서 습식산화공정을 사용하는 것을 특징으로 하는 반도체 소자의 분리막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940013034A KR0140809B1 (ko) | 1994-06-09 | 1994-06-09 | 반도체 장치의 소자 분리 공정에서의 완충 폴리실리콘막 제거방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940013034A KR0140809B1 (ko) | 1994-06-09 | 1994-06-09 | 반도체 장치의 소자 분리 공정에서의 완충 폴리실리콘막 제거방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002736A true KR960002736A (ko) | 1996-01-26 |
| KR0140809B1 KR0140809B1 (ko) | 1998-07-15 |
Family
ID=19385040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940013034A KR0140809B1 (ko) | 1994-06-09 | 1994-06-09 | 반도체 장치의 소자 분리 공정에서의 완충 폴리실리콘막 제거방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0140809B1 (ko) |
-
1994
- 1994-06-09 KR KR1019940013034A patent/KR0140809B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0140809B1 (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960036914A (ko) | 집적 회로에 트렌치 절연 구조를 형성하는 방법 | |
| KR920020676A (ko) | 반도체 장치의 소자분리 방법 | |
| KR960012359A (ko) | 실리콘 질화물의 에칭 방법 | |
| KR960002524A (ko) | 3-5족 반도체 구조체 및 그 제조 방법 | |
| KR960002736A (ko) | 반도체 소자의 분리막 형성방법 | |
| KR980006032A (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR960005939A (ko) | 반도체 소자분리막 형성 방법 | |
| KR970003803A (ko) | 소자분리막 제조방법 | |
| KR930014896A (ko) | 디램 셀의 제조방법 | |
| KR960019513A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR960005937A (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR950021396A (ko) | 필드산화막 제조방법 | |
| KR950021388A (ko) | 반도체 소자의 필드산화막 형성 방법 | |
| KR920013600A (ko) | 반도체 장치의 플래이너 격리영역 형성방법 | |
| KR960019575A (ko) | 반도체 소자의 유전체막 형성방법 | |
| KR960026610A (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR920008923A (ko) | 반도체 집적회로의 소자격리영역 형성방법 | |
| KR920003468A (ko) | 2층의 다결정 실리콘막을 이용한 모스 제조방법 | |
| KR960019574A (ko) | 반도체 소자의 유전체막 형성방법 | |
| KR880013236A (ko) | 반도체 장치의 제조방법 | |
| KR970018355A (ko) | 반도체 소자분리막 형성방법 | |
| KR960005784A (ko) | 반도체 소자의 버리드 콘택홀 형성방법 | |
| KR970053396A (ko) | 고집적 반도체 소자의 소자분리 산화막 제조방법 | |
| KR960043094A (ko) | 소자분리막 형성방법에 따른 게이트절연막 형성방법 | |
| KR920010752A (ko) | 반도체 소자의 격리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060220 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |