KR960001951B1 - 고체촬상장치의 제조방법 - Google Patents

고체촬상장치의 제조방법 Download PDF

Info

Publication number
KR960001951B1
KR960001951B1 KR1019900021728A KR900021728A KR960001951B1 KR 960001951 B1 KR960001951 B1 KR 960001951B1 KR 1019900021728 A KR1019900021728 A KR 1019900021728A KR 900021728 A KR900021728 A KR 900021728A KR 960001951 B1 KR960001951 B1 KR 960001951B1
Authority
KR
South Korea
Prior art keywords
layer
transfer
electrode
photoelectric conversion
impurity layer
Prior art date
Application number
KR1019900021728A
Other languages
English (en)
Other versions
KR910013594A (ko
Inventor
데츠오 야마다
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910013594A publication Critical patent/KR910013594A/ko
Application granted granted Critical
Publication of KR960001951B1 publication Critical patent/KR960001951B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14831Area CCD imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

내용 없음.

Description

고체촬상장치의 제조방법
제1도는 본 발명의 1실시예의 패턴평면도.
제2도, 제3도는 동단면도.
제4a도는 본 발명의 다른 실시예의 단면도.
제4b도, 제4c는 동작용 설명도.
제5도는 본 발명의 제조공정의 1실시예를 나타낸 도면.
제6도는 종래의 장치의 패턴평면도.
제7도는 동단면도이다.
* 도면의 주요부분에 대한 부호의 설명
8 : n형 기판 9 : p웰
16, 17 : 전극 18, 23, 59 : 소자분리층
20 : n형 전하전송챈널층 21 : 광전변환소자의 표면 p형 층
22 : 광전변환소자의 n형 층 40 : 전하독출챈널부
57 : 게이트 셀프어라인(self-align)으로 이온주입한 n형 층
58 : 양단을 게이트 셀프어라인으로 이온주입한 p형 표면층
60 : 횡방향확산으로 형성되는 전하독출챈널부
[산업상의 이용분야]
본 발명은 고체촬상장치의 제조방법에 관한 것으로, 특히 고집적화 고체촬상장치에 사용되는 고체촬상장치의 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
종래의 고체촬상장치의 패턴평면도의 일부를 제6도에 나타내었다. 여기서, 참조부호 1은 제1전송전극, 2는 제2전송전극으로, 일반적으로 양자는 2층 중합폴리실리콘전극구조로 이루어진다. 참조부호 3의 사선부는 소자분리영역, 4는 광정변환소자영역, 5는 전하전송챈널영역을 나타낸다. 동구조의 이해를 돕기 위해 제6도중의 X1-X2 선에 따른 단면구조를 제7도에 나타낸다. 이 제7도에서, 영역 5는 일반적으로 n형 불순물층으로 이루어져 주지의 매립챈널로서 작용한다. 광전변환소자는 n형 불순물층(7)의 표면을 고농도 p형 불순물층(6)으로 덮는 이른바 매립형 구조가 많이 이용되고 있다. 이것은 표면을 p형 불순물층으로 덮어 표면을 비공핍상태로 유지함으로써, 경계면에 많이 존재하는 암전류(열적캐리어의 발생에 의함)의 발생원을 비활성상태로 하여 암전류를 대폭적으로 감소시키는 효과를 갖는다는 것은 주지의 바이다. 소자분리영역(3)은 고농도 p형 불순물층으로 형성되어 층(7)과 층(5)을 전기적으로 분리한다. 층(7)과 층(5)의 다른 한쪽간에 소자분리층(3)이 형성되지 않고, 전극(2)의 전압을 제어함으로써 층(7)으로부터 층(5)으로 신호전하(전자)를 이동시키기 위한 전하독출챈널(15)이 형성된다. 참조부호 8은 n형 기판, 9는 p형 웰, 10은 전하전송장치로 영상광이 입사되는 것을 방지하기 위한 광보호(shield)막, 11은 절연막이다.
종래의 구조에 있어서는, 제조공정상의 층간 정합어긋남에 대해서도, 확실히 p층(3)이 전극(2)의 단부에 존재하도록 하기 위해 적어도 0.5∼1.0㎛ 이상 들어가 형성되지 않으면 안되고, 따라서 전극(2)의 형성에 앞서 p층 (3)이 형성되고 있다.
한편, 고체촬상장치의 성능은 광전변환소자와 전하전송장치의 능력으로 결정되고, 더욱이 그 평면상의 면적에 대략 비례하여 향상된다. 즉, 고체촬상장치를 고감도로 하기 위해서는 p층(7)의 면적을 크게 하고, 넓은 다이나믹레인지(dynamic range ; 큰 최대신호전하량)를 얻기 위해서는 n층 (5)을 넓게 형성하지 않으면 안된다. 따라서, 소자분리층(3)은 가능한 한 좁은 폭으로 형성할 필요가 있다. 일반적으로, 소자분리층(3)을 가능한 가공기술[리소그래피(lithography)]의 허용범위의 최소치수로 레지스터스페이스(resist space)를 마스크로 하여 이온주입시킴에도 불구하고, 그 후에 열공정에 의해 p층(3)을 이루고 있고, 불순물이 열확산하여 최종적으로 더 넓은 영역(12)을 점유해 버린다. 예컨대, 이온주입폭을 1.0㎛로 형성하더라도, 공정종료시에는 소자분리층으로 점유폭이 2.0㎛로 팽창해 버린다. 따라서, 제6도의 구조에 있어서는 광전변화소자[포토다이오드(photo diode)]의 양측에 p층(3)이 형성되어 않으면 안되기 때문에, 1.0㎛의 리소그래피기술을 이용해도 소자분리층(3)의 점유폭은 4㎛로 되어 버린다. 이것은 고체촬상장치가 지향하는 고집적(다화소)화의 큰 장애로 되어 버린다.
[발명의 목적]
이에 본 발명은 상기와 같은 문제점을 해결하기 위해 이루어진 것으로, 종래기술에서의 소자분리층의 폐해를 극복한 새로운 구조의 고체촬상장치의 제조방법을 제공하고자 함에 그 목적이 있다.
[발명의 구성 및 작용]
상기한 목적을 달성하기 위한 본 발명은, (1) 일도전형의 반도체기판 또는 역도전형의 반도체층상에 형성되어 일도전형의 전하축적불순물층과 이 전하축적불순물층의 표면부분을 덮는 역도전형의 표면불순물층을 갖추고 있는 복수개의 광전변환소자와, 상기 광전변환소자에서 발생한 신호전하를 전송하는 복수개의 전송전극 및 이 전송전극아래에 형성된 일도전형의 전송챈널영역을 갖추고 있는 전하전송장치 및, 상기 전송전극의 단부측에서 상기 광전변환소자와 전송챈널영역간에 형성되는 소자분리영역을 구비하고 있는 고체촬상장치에 제조방법에 있어서, 상기 소자분리영역이 상기 전하축적불순물층보다 얕게 형성되어, 적어도 그 좌측단부가 이온주입에 의해 상기 전송전극의 단부에 대해 자기정합(self-align)적으로 형성되는 것을 특징으로 하는 고체촬상장치의 제조방법이다.
또 본 발명은, (2) 상기 전하축적불순물층의 우측 단부가 이온주입에 의해 상기 전송전극의 단부에 대해 자기정합적으로 형성됨과 더불어, 상기 역도전형 표면불순물층의 우측 단부는 상기 전송전극의 단부에 대해 그 우측 단부를 전송전극아래로 연재시켜 형성하는 것을 특징으로 하는 상기 (1)에 기재된 고체촬상장치의 제조방법이다.
즉 본 발명은, 고체촬상장치에서의 예컨대 pnp형 광전변환소자의 표면층을 이루고 있는 p형 불순물층을 전하전송장치의 전송전극 단부까지 존재하도록 하여 소자분리층으로서 사용함으로써, 열확산에 의한 소자분리영역의 팽창화에 의한 성능열화를 회복하고, 예컨대 p형 층의 열확산에 의한 확장을 이용하여, 쇼트챈널효과에 의한 전하독출챈널의 게이트임계치 저하가 없으며 게이트 셀프어라인기술을 이용하여 층간 정합어긋남을 방지하는 고체촬상장치의 제조방법을 제공하는 것이다.
[실시예]
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명의 제1실시예의 요부의 패턴평면도를 나타낸 것으로, 본 실시예는 상기 종래예와 대응하는 경우의 예이기 때문에 대응하는 부분에는 동일한 참조부호를 붙이고 있다. 제1도에 있어서, 참조부호 16 및 17은 전하전송장치의 제1 및 제2전송전극을 나타내고, 사선부(18)는 소자분리영역(소자분리층)을 나타내며, 19는 광전변환소자영역을 나타내고, 20'는 전송챈널영역(챈널층)의 폭을 나타낸다.
본 발명의 구조를 설명하기 위한 X3-X4선에 따른 단면구조를 제2도에 나타내고, X5-X6선에 따른 단면구조를 제3도에 나타낸다.
제2도에 있어서, 참조부호 20은 n형 전하전송챈널층이고, 21은 광전변환소자의 표면을 포함하는 고농도 p형 불순물층으로서 그 연재부(23)를 갖추고 있다. 22는 광전변환소자의 주체를 이루는 n형 불순물층으로, 전하축적기능을 아울러 갖추고 있다. 24는 전하독출챈널부를 나타낸다.
제2도에 있어서 제7도의 종래기술과의 상위점은, 종래기술에서의 소자분리층(3)이 존재하지 않고, 광전변환소자의 표면불순물층(21)의 연재부(23)가 소자분리층으로서 존재한다는 점이다. 이 연재부(23)의 좌측단부(32)는 제2전송전극(17)의 우측 단부(25)와 평면상(평면적으로 보아)거의 같은 위치에 존재하고 있다. 이것은, 예컨대 후술하는 게이트 셀프어라인(gate self-align)기술을 이용하여 용이하게 실현할 수 있다. 이 p형 불순물층(23)은 n층(22)의 표면을 덮도록 표면영역에 있어서 p층(9)에 대해 적어도 n층(22)보다 얕은 접합을 갖추고 있으므로, 횡방향확산에 의해 n층(22)의 면적을 감소시키는 일은 거의 없다. 따라서, 소자분리층(23)의 폭은 그 좌측 단부(23)와 n층(22)의 좌측 단부(33)의 거리와 거의 같게 규정된다. 따라서, 그 폭의 최소치는 전극(17)의 우측 단부(25)와 n층(22)의 형성에서의 제조상의 상대위치정밀도로부터 허용되는 한계까지 미세하게 할 수 있다. 더욱이, 전하전송챈널층(20)의 폭(20')을 전극(17)의 폭과 거의 같게 할 수 있기 때문에, 전극(17)에 대향하는 바로 아래의 반도체층을 모두 전송챈널영역으로서 활용할 수 있으므로 무효영역을 극소로 할 수 있게 된다.
제3도는 전하독출챈널을 포함하지 않은 영역의 단면구조를 나타낸 것으로, 표면 p형 층(21)은 그 양측에 연재부(23)를 갖추고 있다. 이들 연재부는 모두 소자분리층으로 기능하고, 또한 전극 단부(29, 30)에 거의 일치하는 위치(27, 28)에서 전송챈널층(20)의 폭(20')을 규정한다. 도시된 바와같이 평면적으로 보아 연재부(23)를 제외한 모든 영역은, 광전변환소자와 전하전송장치의 실효활동영역으로 되어 고체촬상장치의 성능을 대폭적으로 향상시킬 수 있게 된다. 광전변환층(22)의 폭을 넓힘으로써 입사광량이 많아져서 감도를 높일 수 있고, 전송챈널층(20)의 폭을 전극(16)의 단부까지 확장시킴으로써 전극폭에 대해 전송가능한 전하량이 증가하여 장치로서의 다이나믹레인지가 넓어진다. 상술한 바와같이 종래의 소자분리층(3)의 폭은 1.0㎛의 리소그래피기술을 이용해도 최종적으로 2.0㎛정도로 되어 버리는데 반해, 본 발명에 따른 구조에서는 통상의 전극(16)의 좌측 단부(30)와 광전변환소자의 n형 층(22)의 우측 단부(33)의 정합정밀도가 ±0.3㎛인 경우라도 최종적인 소자분리층(23)의 폭을 평균 0.5∼1.0㎛정도로 할수 있게 된다.
제4도(a)에 본 발명의 제2실시예의 단면구조를 나타내었다. 여기서, 참조부호 34는 광전변환소자를 이루는 n형 불순물층, 35는 층(34)을 덮는 p형 표면불순물층, 39는 층(35)의 연재부로 소자분리기능을 갖추고 있다. 36은 n형 불순물층으로, 적어도 그 대부분은 전하전송챈널층을 이루고 있다. 상기 p형 불순물층(35)은 고농도로 형성되기 때문에, 열처리공정을 거침으로써 열확산에 의해 확장된다. 이 열처리공정을 제어함으로써, p층(35)을 극히 짧은 거리만큼 전극(17)의 전하독출챈널내로 연재시킬 수 있게 되는데, 40은 그 연재부분을 나타내고 있다. 이 연재부(40)는 고농도이기 때문에, 비록 챈널길이가 짧더라도 챈널임계치전압을 지배하게 된다. 제4도(b), (c)에 n층(34)으로부터 n층(36)에 이르는 챈널전위분포를 나타내었다.
여기서, 참조부호 41은 소자분리기능을 갖추고 있는 p형(35)의 연재부(39)의 전위로, 기준레벨로 고정되어 있다. 42는 신호전하가 독출되어 광전변환소자(34)가 완전히 공핍화한 상태의 층(34)의 전위이고, 43은 전하전송챈널이 전위이다. 이 경우[제4도(b)]는, 전극(17)이 로우레벨이고, n층(34, 36)이 전위장벽에 의해 전기적으로 분리되어 있는 경우를 나타내고 있다. 또, 참조부호 44는 연재부(40)에 의해 수반되는 독출챈널의 임계치전압을 지배하는 독출챈널전위이고, 이 독출챈널전위는 전극(17)에 의해 제어되는 바, 이 경우에는 오프상태로 되어 있다. 한편, 전극(17)이 하이레벨전위로 설정되며, 전위 44가 45와 같이 상승하여 광전변환소자(34)에 축적된 신호전하속(信號電荷束 ; 46)이 제4도(c)에 나타낸 바와같이 전송챈널(36)로 이동하게 된다. 이와같이 연재부(40)만으로 독출챈널이 형성됨으로써, 종래 이른바 쇼트챈널을 방지하기 위해 2㎛정도 필요했던 독출챈널길이를 실질적으로 1㎛ 이하로 짧게 할 수 있게 된다. 이 효과는, 결국 상술한 광전변환소자와 전하전송장치의 각 폭을 확장하는데 반영되어 장치가 갖는 감도 및 다이나믹레인지 등의 기능을 향상시키게 된다. 또, 제4도에서의 참보부호 37은 n층(36)의 농도로는 전송챈널로서 부족한 경우의 추가불순물층을 나타내는 바, 이 경우에 도시된 바와같이 전위 44로부터 43 및, 45로부터 47에 이르는 전위분포에 계단분포가 출현하게 된다. 참조부호 38은 n층(36)과 기판(8)이 p웰(9)의 공핍화에 의해 펀치쓰루우(punch-through)하는 것을 방지하기 위한 보강의 p웰로, 반드시 필수구성요소는 아니다.
또, 제1도에서의 참조부호 48의 사선부는 전극에 의해 분리된 각 소자분리층(18; 제2도 및 제3도에서는 23)을 전기적으로 강하게 결합시키기 위한 p형 고농도불순물층으로, 전극을 형성하기에 앞서 형성되는 것이다. 이 p층(48)은 특히 p웰(9)의 농도가 낮고, 소자간의 저항치가 문제로 될 만큼 큰 경우에 필요하게 된다.
제5도에 본 발명의 제조방법의 1실시예를 나타내었다. 이것은 특히 제4도의 본 발명의 제2실시예를 실현하는 방법이지만, 제1실시예에서도 그 본질은 마찬가지이다.
제5도(a)에 있어서, 참조부호 51은 n형 기판이고, 52는 제1의 p웰이며, 53은 제2의 p웰로 필수구성요소는 아니다. 또 61은 절연막이다. n형 기판(51)상에 p층(52, 53)을 이온주입 및 열확산에 의해 형성한 후, n층(54, 55)을 이온주입에 의해 형성한다. 이 경우, n층(54, 55)은 일체로 형성된 것으로, 제2의 p웰(53)내에 형성된 부분을 n층(55)으로서 구별하여 나타내고 있다. 또한, 상기 본 발명의 제1실시예의 제1도∼제3도를 실시함에 있어서는 n층(55)만을 선택적으로 형성하면 좋다.
이어, 제5도(b)에 나타낸 바와같이 다결정실리코전극(56)을 절연막(61)을 매개로 n층(55)에 대향하여 선택적으로 형성한다. 그 후, 산화공정에 의해 전극(56)상에 절연막(63)을 형성한다. 이어서, 절연막(63)의 일부를 마스크(이온주입저지층)로 한 게이트 셀프어라인공정을 이용하여 n층(57)을 이온주입에 의해 형성한다.
이 경우, 절연막(63)의 좌측 단부(64)를 마스크로 사용하여 우측 단부(65)로부터 소정간격을 두고 이온주입하고 있다. 즉, n층(57)의 좌측 단부는 통상의 예컨대 포토레지스트(photo resist)막을 마스크로 하여 규정한다.
그런 다음, 제5도(c)에 나타낸 고농도 p형 층(58)을 절연막(63)의 우측 및 좌측 단부를 동시에 마스크로 하여 전면 게이트 셀프어라인기술에 의해 형성한다.
여기에서, 이 게이트 셀프어라인기술을 상세히 설명한다. 제5도(b)에 나타낸 바와같은 공정후, 전면에 이온주입을 행하면, 절연막(63) 및 전극(56)이 형성되어 있는 영역은 이들에 의해 기판으로의 이온의 도달이 차단되고, 절연막(63) 및 전극(56)이 형성되어 있지 않은 영역에서는 기판으로 이온이 도달하여 고농도 p형 층(59, 59)이 형성된다. 이온이 주입된 영역(58, 59)은 후의 열공정에 의한 확산에 의해 거의 횡방향으로 확장되고, 고농도 p형 층(59)의 좌단은 평면적으로 보아 좌측에 위치하는 전송전극(56)의 우단과 거의 똑같은 위치에 존재하도록 형성된다. 또, 고농도 p형 층(58)의 우단은 평면적으로 보아 우측에 위치하는 전송전극(56)의 좌단과 거의 똑같은 위치에 존재하도록 형성된다. 이러한 공정에 의해, 제5도(c)에 나타낸 장치가 얻어진다. 제5도(a)∼(c)는 제4도(a)에 나타낸 장치의 제조공정으로, 제5도의 고농도 p형 층(58, 59)은 제4도의 p층(35), 연재부(39)에 대응한다. 또, 그들은 제2도, 제3도의 p형 불순물층(21, 23)에 대응한다.
소자분리영역인 p형 층(23, 29)이 형성되는 깊이에 대해서는, 전술한 전면 이온주입의 공정에 있어서 주어지는 가속도를 조정함으로써 적절한 깊이(예컨대 전하축적층(22, 34)보다도 얕게)로 형성할 수 있다.
그 후, 소정의 열공정이나 배선공정 등을 거쳐 고체촬상장치로서의 고정을 종료한다. n층(55)은 그 양단부가 p층(58)에 의해 규정된 전하전송챈널층으로 되고, n층(57)은 그 표면부분이 p층(28)에 의해 덮인 광정변화소자를 형성하며, p층(58)중의 n층의 좌측에 연재하는 부분(59)은 소자분리층으로서 기능한다. 또, 광전변환소자(62)로부터 전송챈널불순물층(55)으로 전하를 독출하기 위한 독출챈널부(60 ; 파선으로 둘러싸인 부분)는 p층(58)이 열확산에 의해 확장되어 전극(56)의 대향하는 표면층으로 신장된 부분에 형성되고, 그 농도 및 접합길이에 의해 임계치전압이 제어된다.
상기한 바와같은 본 발명을 이용함으로써, 종래기술에서의 소자분리층(59)이 존재하기 때문에 확대되는 소자무효영역을 대폭적으로 작게 할 수 있고, 더욱이 쇼트챈널효과 때문에 소정의 챈널길이(예컨대 2㎛)를 필요로 하는 전하독축부를 서브미크론(submicron)챈널길이까지 짧게 할 수 있다. 따라서, 광전변환소자면적과 전하전송챈널면적을 크게 할 수 있고, 감도 및 다이나믹레인지의 대폭적인 향상이 초래된다. 또, 당연한 것이지만, 소자의 미세화 및 고집적화의 효과를 용이하게 이를 수 있게 된다.
또한, 본 발명은 상기 실시예에 한정되지 않고 여러 가지로 응용이 가능하다.
예컨대, 구성 각 부의 p형, n형이 전부 역으로 되어도 적용가능한 것은 말할 것도 없다. 이 경우, 전위관계가 상기 실시예와는 역방향으로 된다. 또, 제조방법에 있어서는 표면 p형 층(58)을 광전변환소자를 둘러싸는 전극을 마스크로 하여 형성(게이트 셀프어라인)하는 점 및, n층(57)의 우측 단부가 전극단부(562)와 평면적으로 보아 거의 일치하는 위치에 형성되고 그 좌측 단부가 전극으로부터 소정간격을 두고 형성되는 점이 본질이고, 그 밖의 제조공정은 문제되지 않는다.
한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시된 실시예에 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상에서 설명한 바와같이 본 발명에 의하면, 게이트 셀프어라인기술을 이용하여 광전변환소자의 표면불순물층을 전송전극 단부까지 존재하도록 하여 소자분리층으로서 사용함으로써, 종래의 열확산에 따른 소자분리층의 팽창화에 의한 성능열화의 문제를 개선할 수 있고, 표면불순물층의 열확산에 따른 확장을 이용하여 쇼트챈널효과에 의한 전하독출챈널의 게이트임계치 저하를 방지할 수 있으며, 또 고집적화도 용이하게 달성할 수 있는 것이다.

Claims (2)

  1. 일도전형의 반도체기판(51) 또는 역도전형의 반도체층(52)상에 형성되어 일도전형의 전하축적불순물층(57)과 이 전하축적불순물층(57)의 표면부분을 덮는 역도전형의 표면불순물층(58)을 갖추고 있는 복수개의 광전변환소자(57, 58)와, 상기 광전변환소자(57, 58)에서 발생한 신호전하를 전송하는 복수개의 전송전극(56) 및 이 전송전극(56) 아래에 형성된 일도전형의 전송챈널영역(55)을 갖추고 있는 전하전송장치(56, 55) 및, 상기 전송전극(56)의 단부(561)측에서 상기 광전변환소자(57, 58)와 전송챈널영역(55)간에 형성되는 소자분리영역(59)을 구비하는 고체촬상장치의 제조방법에 있어서, 상기 소자분리영역(59)이 상기 전하축적불순물층(57)보다 얕게 형성되어, 적어도 그 좌측 단부가 이온주입에 의해 상기 전송전극(56)의 단부(561)에 대해 자기정합적으로 형성되는 것을 특징으로 하는 고체촬상장치의 제조방법.
  2. 제3항에 있어서, 상기 전하축적불순물층(57)의 우측 단부는 이온주입에 의해 상기 전송전극(56)의 단부(562)에 대해 자기정합적으로 형성됨과 더불어, 상기 역도전형 표면불순물층(58)의 우측 단부는 상기 전송전극(56)의 단부(562)에 대해 그 우측 단부를 전송전극(56) 아래로 연재시켜 형성하는 것을 특징으로 하는 고체촬상장치의 제조방법.
KR1019900021728A 1989-12-28 1990-12-26 고체촬상장치의 제조방법 KR960001951B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1338412A JP2575907B2 (ja) 1989-12-28 1989-12-28 固体撮像装置とその製造方法
JP01-338412 1989-12-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034658A Division KR960001180B1 (ko) 1989-12-28 1995-10-10 고체촬상장치

Publications (2)

Publication Number Publication Date
KR910013594A KR910013594A (ko) 1991-08-08
KR960001951B1 true KR960001951B1 (ko) 1996-02-08

Family

ID=18317914

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019900021728A KR960001951B1 (ko) 1989-12-28 1990-12-26 고체촬상장치의 제조방법
KR1019950034658A KR960001180B1 (ko) 1989-12-28 1995-10-10 고체촬상장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019950034658A KR960001180B1 (ko) 1989-12-28 1995-10-10 고체촬상장치

Country Status (5)

Country Link
US (1) US5132762A (ko)
EP (1) EP0435309B1 (ko)
JP (1) JP2575907B2 (ko)
KR (2) KR960001951B1 (ko)
DE (1) DE69030164T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3042042B2 (ja) * 1991-06-21 2000-05-15 ソニー株式会社 固体撮像装置
US5483096A (en) * 1991-11-07 1996-01-09 Seiko Instruments Inc. Photo sensor
JP2903812B2 (ja) * 1991-12-10 1999-06-14 日本電気株式会社 固体撮像装置
JP2970158B2 (ja) * 1991-12-20 1999-11-02 日本電気株式会社 固体撮像装置の製造方法
JPH0785502B2 (ja) * 1993-01-22 1995-09-13 日本電気株式会社 カラーリニアイメージセンサ
JP2788388B2 (ja) * 1993-03-30 1998-08-20 株式会社東芝 固体撮像装置
KR970011376B1 (ko) * 1993-12-13 1997-07-10 금성일렉트론 주식회사 씨씨디(ccd)형 고체촬상소자
JP2000022121A (ja) * 1998-06-29 2000-01-21 Sony Corp 固体撮像素子
JP3727639B2 (ja) 2004-04-16 2005-12-14 松下電器産業株式会社 固体撮像装置
KR100699849B1 (ko) 2005-06-21 2007-03-27 삼성전자주식회사 국부적인 불순물 영역을 갖는 cmos 이미지 소자 및 그제조방법
JP7159568B2 (ja) * 2018-02-23 2022-10-25 株式会社リコー 光電変換素子、画像読取装置、および画像形成装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59191378A (ja) * 1983-04-14 1984-10-30 Sony Corp 固体撮像素子の製法
JPS6057780A (ja) * 1983-09-07 1985-04-03 Toshiba Corp 固体撮像装置およびその製造方法
JPS6318665A (ja) * 1986-07-11 1988-01-26 Toshiba Corp 固体撮像装置
JP2506697B2 (ja) * 1986-12-05 1996-06-12 松下電子工業株式会社 固体撮像装置
US4984047A (en) * 1988-03-21 1991-01-08 Eastman Kodak Company Solid-state image sensor
JP2781425B2 (ja) * 1988-09-22 1998-07-30 松下電子工業株式会社 固体撮像装置の製造方法
JPH0360159A (ja) * 1989-07-28 1991-03-15 Nec Corp 固体撮像素子

Also Published As

Publication number Publication date
KR960001180B1 (ko) 1996-01-19
DE69030164D1 (de) 1997-04-17
EP0435309A1 (en) 1991-07-03
DE69030164T2 (de) 1997-07-31
KR910013594A (ko) 1991-08-08
JPH03201478A (ja) 1991-09-03
JP2575907B2 (ja) 1997-01-29
EP0435309B1 (en) 1997-03-12
US5132762A (en) 1992-07-21

Similar Documents

Publication Publication Date Title
US5859450A (en) Dark current reducing guard ring
EP1130638B1 (en) Method and structure for reducing leakage currents of active area photodiodes
US7227199B2 (en) Image sensor and method of manufacturing the same
US6765246B2 (en) Solid-state imaging device with multiple impurity regions and method for manufacturing the same
KR980012585A (ko) 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법
JPH02168670A (ja) 固体撮像装置およびその製造方法
US6518115B2 (en) CMOS image sensor and method for fabricating the same
KR960001951B1 (ko) 고체촬상장치의 제조방법
GB2324651A (en) Solid state image sensor
US20020036292A1 (en) Solid-state imaging device
KR20190064097A (ko) 이미지 센서 및 그 제조방법
KR950014687B1 (ko) 고체촬상장치
JPH08227988A (ja) 固体撮像装置およびその製造方法
US6140156A (en) Fabrication method of isolation structure photodiode
KR100748324B1 (ko) 이미지센서의 제조 방법
JP3247163B2 (ja) 固体撮像装置及びその製造方法
JPH08264747A (ja) コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法
KR100766675B1 (ko) 암신호 감소를 위한 이미지센서 제조 방법
KR100873293B1 (ko) 크로스토크를 방지할 수 있는 이미지센서
KR100359767B1 (ko) 고체촬상소자의 제조 방법
JP2526512B2 (ja) 固体撮像装置の製造方法
JP3320589B2 (ja) 固体撮像素子及びその製造方法
JP2555888B2 (ja) 固体撮像素子の製造方法
KR100790286B1 (ko) 이미지센서 제조 방법
KR100873811B1 (ko) 고감도 이미지센서

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030130

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee