KR950034806A - 반도체소자의 적층 게이트에지를 자기정합 소오스 식각으로 부터 보호하는 방법 및 시스템 - Google Patents

반도체소자의 적층 게이트에지를 자기정합 소오스 식각으로 부터 보호하는 방법 및 시스템 Download PDF

Info

Publication number
KR950034806A
KR950034806A KR1019950009056A KR19950009056A KR950034806A KR 950034806 A KR950034806 A KR 950034806A KR 1019950009056 A KR1019950009056 A KR 1019950009056A KR 19950009056 A KR19950009056 A KR 19950009056A KR 950034806 A KR950034806 A KR 950034806A
Authority
KR
South Korea
Prior art keywords
providing
semiconductor device
etching
stacked gate
self
Prior art date
Application number
KR1019950009056A
Other languages
English (en)
Inventor
케이.와이. 리우 데이비드
선 유
창 치
Original Assignee
레이 프리쯔
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이 프리쯔, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 레이 프리쯔
Publication of KR950034806A publication Critical patent/KR950034806A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체소자의 적층 게이트에지를 보호하는 공정을 공지한 것이다. 본 공정은 자기정합 소오스 (SAS) 식각이 성취되기 이전에 스페이서 형성층을 제공한다. SAS 식각 이전에 스페이서 형성층을 제공함으로써, 터널산화막 집적은 더욱 개선되고 소오스영역 주변의 실리콘이 도랑처럼 뚫어지지 않았기 때문에 소오스정션 주입단면은 더욱 균일하다.

Description

반도체소자의 적층 게이트에지를 자기정합 소오스 식각으로 부터 보호하는 방법 및 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제13도는 SAS 식각 이전에 본 발명의 공정순서에 따른 FLASH 셀의 절단면도, 제14도는 SAS 식각이후의 FLASH 셀의 절단면도.

Claims (12)

  1. 터널산화막에 대한 손실을 최소화하고 반도체소자의 소오스접합 균일성을 유지하기 위하여 적층 게이트에지를 보호하는 방법으로서, (a)반도체소자상에 적층 게이트에지를 제공하는 단계, (b)적층 게이트에지상에 스페이서 형성층을 제공하는 단계, 및 (c)반도체소자상에 자기정합 소오스(SAS)를 제공하는 단계등으로 구성되는 것을 특징으로 하는 반도체소자의 적층게이트 에지를 자기 정합 소오스 식각으로 부터 보호하는 방법.
  2. 제1항에 있어서, 적층 게이트에지를 제공하는 단계 (a)는 적층 게이트에지를 식각하는 단계로 또한 구성되는 것을 특징으로 하는 반도체소자의 적층 게이트에지를 자기정합 소오스 식각으로 부터 보호하는 방법.
  3. 제2항에 있어서, 적층 게이트에지를 제공하는 단계 (a)는 레지스트 스트립을 제공하는 단계, 산화층을 제공하는 단계 및, 반도체소자상에 마스크 및 임플랜트를 제공하는 단계로 또한 구성되는 것을 특징으로 하는 반도체소자의 적층 게이트에지를 자기정합 소오스 식각으로 부터 보호하는 방법.
  4. 제1항에 있어서, 스페이서 형성층 단계(b)는 스페이서 물질을 증착하는 단계와, 스페이서 형성층을 형성하기 위하여 스페이서물질을 식각하는 단계로 또한 구성되는 것을 특징으로 하는 반도체소자의 적층 게이트에지를 자기정합 소오스 식각으로 부터 보호하는 방법.
  5. 제1항에 있어서, SAS제공단계(c)는 SAS 마스크를 제공하는 단계와, SAS 마스크를 식각하는 단계로 또한 구성되는 것을 특징으로 하는 반도체소자의 적층게이트 에지를 자기정합 소오스 식각으로 부터 보호하는 방법.
  6. 제5항에 있어서, SAS제공단계(c)는 스페이서 형성층상에 산화층을 제공하는 단계, 반도체소자를 마스킹하는 단계 및, 반도체소자의 소오스영역에서 필드영역까지 소오스라인을 연결하기 위하여 물질을 주입하는 단계등으로 또한 구성되는 것을 특징으로 하는 반도체소자의 적층 게이트에지를 자기정합 소오스 식각으로부터 보호하는 방법.
  7. 터널산화막에 대한 손실을 최소화하고 반도체소자의 소오스접합 균일성을 유지하기 위하여 적층 게이트에지를 보호하는 시스템으로서, 반도체소자상에 적층 게이트에지를 제공하는 수단, 적층 게이트에지에 대응하여, 적층 게이트에지상에 스페이서 형성층을 제공하는 수단 및, 스페이서 형성층에 대응하여, 반도체소자상에 자기정합 소오스(SAS)를 제공하는 수단을 제공하는 수단등으로 이루어지는 것을 특징으로 하는 반도체소자의 적층 게이트에지를 자기정합 소오스 식각으로 부터 보호하는 시스템.
  8. 제7항에 있어서, 적층 게이트에지 제공수단은 적층게이트 에지를 식각하는 수단으로 또한 이루어지는 것을 특징으로 하는 반도체 소자의 적층 게이트에지를 자기정합 소오스 식각으로 부터 보호하는 시스템.
  9. 제8항에 있어서, 적층 게이트에지 제공수단은 레지스트 스트립을 제공하는 수단, 레지스트 스트립에 대응하여, 산화층을 제공하는 수단을 제공하는 수단, 및 산화층에 대응하여, 반도체소자상에 마스크 및 주입을 제공하는 수단을 제공하는 수단으로 또한 이루어지는 것을 특징으로 하는 반도체소자의 적층 게이트에지를 자기정합 소오스 식각으로 부터 보호하는 시스템.
  10. 제7항에 있어서, 스페이서 형성층 수단은 스페이서물질을 증착하는 증착수단과, 증착수단에 대응하여, 스페이서 형성층을 형성하기 위하여 스페이서 물질을 식각하는 수단으로 또한 이루어지는 것을 특징으로 하는 반도체소자의 적층 게이트에지를 자기정합 소오스 식각으로 부터 보호하는 시스템.
  11. 제7항에 있어서, SAS 제공수단은 SAS 마스크를 제공하는 수단과, SAS 마스크에 대응하여, SAS 마스크를 식각하기 위한 수단을 제공하는 수단으로 또한 이루어지는 것을 특징으로 하는 반도체소자의 적층 게이트 에지를 자기정합 소오스 식각으로 부터 보호하는 시스템.
  12. 제11항에 있어서, SAS 제공수단은 스페이서 형상층상에 산화층을 제공하는 산화층 제공수단, 산화층 제공수단에 대응하여, 반도체소자를 마스킹하는 마스킹수단을 제공하는 수단, 및 마스킹수단에 대응하여, 반도체소자의 소오스영역에서 필드산화막 영역까지 소오스라인을 연결하기 위하여 물질을 주입하는 주입수단으로 또한 이루어지는 것을 특징으로 하는 반도체소자의 적층게이트에지를 자기정합 소오스 식각으로 부터 보호 하는 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950009056A 1994-04-25 1995-04-18 반도체소자의 적층 게이트에지를 자기정합 소오스 식각으로 부터 보호하는 방법 및 시스템 KR950034806A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/233,174 1994-04-25
US08/233,174 US5470773A (en) 1994-04-25 1994-04-25 Method protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch

Publications (1)

Publication Number Publication Date
KR950034806A true KR950034806A (ko) 1995-12-28

Family

ID=22876196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009056A KR950034806A (ko) 1994-04-25 1995-04-18 반도체소자의 적층 게이트에지를 자기정합 소오스 식각으로 부터 보호하는 방법 및 시스템

Country Status (4)

Country Link
US (4) US5470773A (ko)
EP (1) EP0680080A3 (ko)
JP (1) JPH07312395A (ko)
KR (1) KR950034806A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065020A (ko) * 1999-12-20 2001-07-11 박종섭 플래시 메모리장치의 제조방법

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3065164B2 (ja) * 1992-03-18 2000-07-12 富士通株式会社 半導体装置及びその製造方法
US5656509A (en) * 1995-05-10 1997-08-12 Advanced Micro Devices, Inc. Method and test structure for determining gouging in a flash EPROM cell during SAS etch
JPH0982924A (ja) * 1995-09-14 1997-03-28 Toshiba Corp 半導体記憶装置の製造方法
US5854108A (en) * 1996-06-04 1998-12-29 Advanced Micro Devices, Inc. Method and system for providing a double diffuse implant junction in a flash device
KR100224701B1 (ko) * 1996-07-16 1999-10-15 윤종용 불휘발성 메모리장치 및 그 제조방법
US5869879A (en) * 1996-12-06 1999-02-09 Advanced Micro Devices, Inc. CMOS integrated circuit having a sacrificial metal spacer for producing graded NMOS source/drain junctions dissimilar from PMOS source/drain junctions
US5869866A (en) 1996-12-06 1999-02-09 Advanced Micro Devices, Inc. Integrated circuit having sacrificial spacers for producing graded NMOS source/drain junctions possibly dissimilar from PMOS source/drain junctions
JP3191861B2 (ja) * 1997-01-30 2001-07-23 日本電気株式会社 不揮発性半導体メモリ装置及びその消去方法
US5933730A (en) * 1997-03-07 1999-08-03 Advanced Micro Devices, Inc. Method of spacer formation and source protection after self-aligned source is formed and a device provided by such a method
US5930627A (en) * 1997-05-05 1999-07-27 Chartered Semiconductor Manufacturing Company, Ltd. Process improvements in self-aligned polysilicon MOSFET technology using silicon oxynitride
US5895240A (en) * 1997-06-30 1999-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making stepped edge structure of an EEPROM tunneling window
US6004829A (en) * 1997-09-12 1999-12-21 Taiwan Semiconductor Manufacturing Company Method of increasing end point detection capability of reactive ion etching by adding pad area
KR100464904B1 (ko) * 1997-10-10 2005-04-19 삼성전자주식회사 자기정렬소스식각에의한터널산화막손상방지방법
TW425660B (en) * 1997-12-12 2001-03-11 Mosel Vitelic Inc Method of forming uniform dielectric layer between two conductive layers in integrated circuit
US6025240A (en) * 1997-12-18 2000-02-15 Advanced Micro Devices, Inc. Method and system for using a spacer to offset implant damage and reduce lateral diffusion in flash memory devices
US5976927A (en) * 1998-04-10 1999-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Two mask method for reducing field oxide encroachment in memory arrays
US6277692B1 (en) * 1998-05-15 2001-08-21 Turbo Ic Process for fabricating an EEPROM
US6124610A (en) 1998-06-26 2000-09-26 Advanced Micro Devices, Inc. Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
JP2000022114A (ja) 1998-07-02 2000-01-21 Rohm Co Ltd 半導体記憶装置およびその製造方法
US6207503B1 (en) 1998-08-14 2001-03-27 Taiwan Semiconductor Manufacturing Company Method for shrinking array dimensions of split gate flash memory device using multilayer etching to define cell and source line
US6103612A (en) * 1998-09-02 2000-08-15 Micron Technology, Inc. Isolated interconnect studs and method for forming the same
TW406424B (en) * 1998-09-28 2000-09-21 United Microelectronics Corp Manufacture of the flash memory
US6211020B1 (en) * 1998-10-22 2001-04-03 Advanced Micro Devices, Inc. Process for fabricating a common source region in memory devices
KR100275746B1 (ko) 1998-10-26 2000-12-15 윤종용 적층 게이트 측벽 및 활성 영역의 손상을 방지할 수 있는 비휘발성 메모리 장치의 제조 방법
EP1011137A1 (en) * 1998-12-16 2000-06-21 STMicroelectronics S.r.l. Method for integrating resistors and ESD self-protected transistors with memory matrix
US6417041B1 (en) 1999-03-26 2002-07-09 Advanced Micro Devices, Inc. Method for fabricating high permitivity dielectric stacks having low buffer oxide
US6461951B1 (en) 1999-03-29 2002-10-08 Advanced Micro Devices, Inc. Method of forming a sidewall spacer to prevent gouging of device junctions during interlayer dielectric etching including silicide growth over gate spacers
US6001687A (en) * 1999-04-01 1999-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming self-aligned source in flash cell using SiN spacer as hard mask
KR100295685B1 (ko) 1999-05-10 2001-07-12 김영환 반도체 메모리 소자 및 그 제조방법
US6579778B1 (en) 1999-08-10 2003-06-17 Advanced Micro Devices, Inc. Source bus formation for a flash memory using silicide
US6236608B1 (en) 1999-08-16 2001-05-22 Alliance Semiconductor Technique to improve the source leakage of flash EPROM cells during source erase
US6303959B1 (en) 1999-08-25 2001-10-16 Alliance Semiconductor Corporation Semiconductor device having reduced source leakage during source erase
KR100304710B1 (ko) 1999-08-30 2001-11-01 윤종용 셀 어레이 영역내에 벌크 바이어스 콘택 구조를 구비하는 비휘발성 메모리소자
US6429108B1 (en) 1999-09-02 2002-08-06 Advanced Micro Devices, Inc. Non-volatile memory device with encapsulated tungsten gate and method of making same
US6346467B1 (en) 1999-09-02 2002-02-12 Advanced Micro Devices, Inc. Method of making tungsten gate MOS transistor and memory cell by encapsulating
US6448608B1 (en) 1999-09-27 2002-09-10 Advanced Micro Devices, Inc. Capping layer
US6465835B1 (en) 1999-09-27 2002-10-15 Advanced Micro Devices, Inc. Charge gain/charge loss junction leakage prevention for flash technology by using double isolation/capping layer between lightly doped drain and gate
KR100357185B1 (ko) 2000-02-03 2002-10-19 주식회사 하이닉스반도체 비휘발성 메모리소자 및 그의 제조방법
US6660585B1 (en) * 2000-03-21 2003-12-09 Aplus Flash Technology, Inc. Stacked gate flash memory cell with reduced disturb conditions
US6579781B1 (en) * 2000-07-19 2003-06-17 Advanced Micro Devices, Inc. Elimination of n+ contact implant from flash technologies by replacement with standard double-diffused and n+ implants
US6750157B1 (en) 2000-10-12 2004-06-15 Advanced Micro Devices, Inc. Nonvolatile memory cell with a nitridated oxide layer
JP2003023114A (ja) * 2001-07-05 2003-01-24 Fujitsu Ltd 半導体集積回路装置およびその製造方法
US6680257B2 (en) * 2001-07-30 2004-01-20 Eon Silicon Devices, Inc. Alternative related to SAS in flash EEPROM
US6583009B1 (en) 2002-06-24 2003-06-24 Advanced Micro Devices, Inc. Innovative narrow gate formation for floating gate flash technology
US6784061B1 (en) 2002-06-25 2004-08-31 Advanced Micro Devices, Inc. Process to improve the Vss line formation for high density flash memory and related structure associated therewith
JP4481557B2 (ja) 2002-07-17 2010-06-16 Ｏｋｉセミコンダクタ株式会社 不揮発性半導体記憶装置の製造方法
FR2850205B1 (fr) * 2003-01-22 2005-10-07 St Microelectronics Sa Procede de fabrication d'une memoire flash et memoire flash ainsi fabriquee
US7074682B2 (en) * 2003-10-01 2006-07-11 Dongbuanam Semiconductor Inc. Method for fabricating a semiconductor device having self aligned source (SAS) crossing trench
US20100213140A1 (en) * 2006-05-25 2010-08-26 Haion Won Disposable strainers for pop-up and basin drains

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116571A (ja) * 1984-07-03 1986-01-24 Ricoh Co Ltd 半導体装置の製造方法
US5336628A (en) * 1988-10-25 1994-08-09 Commissariat A L'energie Atomique Method for fabricating semiconductor memory device
US5053848A (en) * 1988-12-16 1991-10-01 Texas Instruments Incorporated Apparatus for providing single event upset resistance for semiconductor devices
JPH0783066B2 (ja) * 1989-08-11 1995-09-06 株式会社東芝 半導体装置の製造方法
US5087584A (en) * 1990-04-30 1992-02-11 Intel Corporation Process for fabricating a contactless floating gate memory array utilizing wordline trench vias
US5120671A (en) * 1990-11-29 1992-06-09 Intel Corporation Process for self aligning a source region with a field oxide region and a polysilicon gate
US5149665A (en) * 1991-07-10 1992-09-22 Micron Technology, Inc. Conductive source line for high density programmable read-only memory applications
US5175120A (en) * 1991-10-11 1992-12-29 Micron Technology, Inc. Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors
JP3065164B2 (ja) * 1992-03-18 2000-07-12 富士通株式会社 半導体装置及びその製造方法
JP3100759B2 (ja) * 1992-06-05 2000-10-23 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP2918751B2 (ja) * 1992-10-12 1999-07-12 株式会社東芝 半導体記憶装置の製造方法
US5297082A (en) * 1992-11-12 1994-03-22 Micron Semiconductor, Inc. Shallow trench source eprom cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065020A (ko) * 1999-12-20 2001-07-11 박종섭 플래시 메모리장치의 제조방법

Also Published As

Publication number Publication date
JPH07312395A (ja) 1995-11-28
US5470773A (en) 1995-11-28
EP0680080A3 (en) 1998-01-14
US5517443A (en) 1996-05-14
US5693972A (en) 1997-12-02
EP0680080A2 (en) 1995-11-02
US5534455A (en) 1996-07-09

Similar Documents

Publication Publication Date Title
KR950034806A (ko) 반도체소자의 적층 게이트에지를 자기정합 소오스 식각으로 부터 보호하는 방법 및 시스템
KR970004028A (ko) 플래쉬 이이피롬 (flash EEPROM) 셀의 접합부 형성방법
KR970705837A (ko) 고밀도 메모리를 위한 자기 · 정렬 소스 공정(process for self-aligned source for high density memory)
EP0025311A3 (en) Non-volatile semiconductor memory device
TW358237B (en) Manufacturing method of a semiconductor device
JPS6070768A (ja) 電界効果トランジスタの製造方法
KR970024305A (ko) 액정표시장치용 박막 트랜지스터 기판의 제조방법
KR970004083A (ko) N형 헤테로구조 절연 게이트 전계효과 트랜지스터와 그 제조 방법
TW429597B (en) Ferroelectric memory device and method for fabricating the same
US4053917A (en) Drain source protected MNOS transistor and method of manufacture
KR900001023A (ko) 트랜치 분리를 이용한 eprom 셀 및 이의 제조방법
KR920005296A (ko) 반도체 소자분리 제조방법
KR970024303A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR980006461A (ko) 박막 트랜지스터의 게이트절연막 식각방법
JP2786046B2 (ja) 接合型電界効果トランジスタ
KR930014961A (ko) 플래쉬 eeprom 셀
KR960009015A (ko) 반도체 소자의 게이트 전극 형성방법
KR970054501A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR930018749A (ko) 트라이앵글 베리드 게이트 셀 및 그 제조방법
KR960026898A (ko) 플래쉬 이이피롬(flash eeprom) 셀의 접합영역 형성방법
KR970053058A (ko) 반도체 소자의 트랜지스터 제조 방법
KR970030826A (ko) 플래쉬 메모리 소자 제조방법
KR960019603A (ko) 박막 트랜지스터의 제조방법
KR960036142A (ko) 박막트랜지스터 구조 및 제조방법
KR960035797A (ko) 반도체 소자의 콘택형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021224

Effective date: 20041130