KR950034519A - 반도체소자의 미세 콘택 형성 방법 - Google Patents
반도체소자의 미세 콘택 형성 방법 Download PDFInfo
- Publication number
- KR950034519A KR950034519A KR1019940010126A KR19940010126A KR950034519A KR 950034519 A KR950034519 A KR 950034519A KR 1019940010126 A KR1019940010126 A KR 1019940010126A KR 19940010126 A KR19940010126 A KR 19940010126A KR 950034519 A KR950034519 A KR 950034519A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- contact
- etching
- contact hole
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 고집적 반도체소자의 미세 콘택 형성방법에 관한 것으로, 포토공정이하의 콘택 크기를 형성하는 방법으로, 디램(DRAM) 및 에스램(SRAM)등에 적용할 수 있도록 네가티브 감광막 패턴과 산화막 성장비율차이를 이용하여 주로 사용하고 있는 Ⅰ라인 스테퍼의 분해능 한계이하로 콘택 크기를 형성할 수 있으므로 고집적소자의 콘택 형성이 용이한 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 내지 제4도는 본 발명에 의해 반도체소자의 미세 콘택 제조단계를 도시한 단면도이다.
Claims (5)
- 반도체소자의 미세 콘택 형성방법에 있어서, 실리콘 기판에 형성하고, 게이트 산화막, 게이트전극, 소오스전극, 드레인 전극으로 이루어지는 모스펫(MOSFET)을 형성하는 단계와, 전체구조상부에 충간산화막과 평탄화용 산화막, 제1다결정실리콘층, 제1산화막을 순차적으로 형성하고, 그 상부에 콘택마스크를 사용하여 콘택영역에 네가티브 감광막패턴을 형성하는 단계와, 상기 제1산화막의 표면에서 제2산화막을 과잉 성장시켜 상기 감광막패턴의 일정상부까지 오버랩되도록 성장시키는 단계와, 상기 제2산화막을 마스크로 하여, 상기 감광막패턴을 제거하고, 전면 건식식각으로 콘택영역의 제1산화막과 다결정실리콘층을 식각하는 단계와, 상기 다결정 실리콘층을 마스크로 이용하여 콘택영역의 평탄화 산화막과 층간 산화막을 식각하는 동시에 상기 제2산화막과 제1산화막을 식각하여 드레인 전극이 노출된 미세 콘택홀을 형성하는 단계와, 상기 콘택홀에 도전층 패턴을 형성하는 단계로 이루어지는 반도체소자의 미세 콘택 형성방법.
- 제1항에 있어서, 상기의 미세 콘택홀 형성방법을 디램이나 에스램에 적용하는 것을 특징으로 하는 반도체소자의 미세 콘택 형성방법.
- 제1항에 있어서, 상기 콘택홀에 형성하는 도전층 패턴은 비트라인 또는 저장전극으로 적용되는 것을 특징으로 하는 반도체소자의 미세 콘택 형성방법.
- 제1항에 있어서, 상기 모스펫을 드레인 전극을 중심으로 대칭구조로 형성하고 게이트 전극간의 간격이 최소 선폭 크기인 것을 특징으로 하는 반도체소자의 미세 콘택 형성방법.
- 제1항에 있어서, 상기 제2산화막은 액상증착법(LPE)에 의해 성장시키는 것을 특징으로 하는 반도체소자의 미세 콘택 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010126A KR0130177B1 (ko) | 1994-05-09 | 1994-05-09 | 반도체소자의 미세 콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010126A KR0130177B1 (ko) | 1994-05-09 | 1994-05-09 | 반도체소자의 미세 콘택 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950034519A true KR950034519A (ko) | 1995-12-28 |
| KR0130177B1 KR0130177B1 (ko) | 1998-04-06 |
Family
ID=19382741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940010126A KR0130177B1 (ko) | 1994-05-09 | 1994-05-09 | 반도체소자의 미세 콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0130177B1 (ko) |
-
1994
- 1994-05-09 KR KR1019940010126A patent/KR0130177B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0130177B1 (ko) | 1998-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930018659A (ko) | 고집적 소자용 미세 콘택 형성방법 | |
| KR930015077A (ko) | 반도체장치의 제조방법 | |
| KR960015739A (ko) | 반도체소자의 미세콘택 형성방법 | |
| KR950034519A (ko) | 반도체소자의 미세 콘택 형성 방법 | |
| US20200381641A1 (en) | Fabrication Of Corrugated Gate Dielectric Structures Using Atomic Layer Etching | |
| KR950034742A (ko) | 반도체 소자의 스택 캐패시터 제조방법 | |
| KR100256236B1 (ko) | 전하저장 전극 형성 방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| TW440919B (en) | The pattern transfer for polysilicon | |
| KR970018704A (ko) | 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| KR950019940A (ko) | 반도체소자의 콘택 형성방법 | |
| KR950034784A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR970013046A (ko) | 반도체 소자의 제조 방법 | |
| KR950034438A (ko) | 반도체 소자의 콘택 제조방법 | |
| KR960002839A (ko) | 반도체 기억장치 제조방법 | |
| KR960002832A (ko) | 반도체 소자의 저장전극 제조방법 | |
| KR970053996A (ko) | 반도체 메모리 셀 제조방법 | |
| KR970018695A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR930024190A (ko) | 액정표시장치의 박막트랜지스터 및 그 제조방법 | |
| KR930020684A (ko) | 메모리 셀 제조방법 | |
| KR970003937A (ko) | 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법 | |
| KR960026817A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950021763A (ko) | 박막트랜지스터 제조방법 | |
| KR950021553A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR920010836A (ko) | 반도체 소자의 콘택 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |