KR960002832A - 반도체 소자의 저장전극 제조방법 - Google Patents
반도체 소자의 저장전극 제조방법 Download PDFInfo
- Publication number
- KR960002832A KR960002832A KR1019940013491A KR19940013491A KR960002832A KR 960002832 A KR960002832 A KR 960002832A KR 1019940013491 A KR1019940013491 A KR 1019940013491A KR 19940013491 A KR19940013491 A KR 19940013491A KR 960002832 A KR960002832 A KR 960002832A
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- film
- silicon layer
- oxide film
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 저장전극 제조방법에 관한 것으로, 저장전극용 다결정 실리콘층을 산화(oxidation)공정을 통해 소정부위에 산화막을 형성한 후 이 산화막을 이용한 자기 정렬(slef-aligned) 식각으로 다결정 실리콘층을 식각하고, 이후 산화막을 제거하므로써 다결정 실리콘층 표면이 버즈비크(bird's beak)형태가 되어 제한된 영역에서 저장전극의 표면적을 극대화하여 캐패시터의 축전 용량을 높일 수 있는 저장전극 제조방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1G도는 본 발명의 반도체 소자의 저장전극을 제조하는 단계를 도시한 소자의 단면도.
Claims (1)
- 유효면적을 증대시키기 위한 반도체 소자의 저장전극 제조방법에 있어서, 실리콘 기판(1)상에 소정의 트랜지스터, 절연막(6), 비트라인(7), 층간 절연막(8)을 순차적으로 형성한 상태에서, 상기 층간 절연막(8) 상부에 제1질화막(9)을 얇게 형성하는 후, 저장전극 콘택용 마스크를 사용하여 소오스 영역(5A)과 연통되는 콘택홀(10)을 형성하는 단계와, 상기 단계로부터 상기 콘택홀(10)을 포함한 전체구조 상부에 저장전극용 다결정 실리콘층(11)을 형성한 후 그 상부에 버퍼 산화막(12) 및 제2질화막(13)을 순차적으로 형성하는 단계와, 상기 단계로부터 감광막(14)을 도포한 후 저장전극용 마스크를 이용하여 저장전극 영역을 확정한 다음 건식식각공정으로 제2질화막(13)을 식각하는 단계와, 상기 단계로부터 상기 감광막(14)을 제거한 후 산화공정을 실시하여 다결정 실리콘층(11)에 산화막(15)을 성장시키는 단계와, 상기 단계로부터 상기 제2질화막(13) 및 버퍼산화막(12)을 순차적으로 제거하는 단계와, 상기 단계로부터 다결정 실리콘층(11)상에 성장된 산화막(15)을 이용한 자기정렬 식각으로 노출된 부위의 다결정 실리콘층(11)을 식각하는 단계와, 상기 단계로부터 상기 산화막(15)과 제1질화막(9)을 순차적으로 제거하여 표면이 버즈 비크형태로 되고 하부에는 언더 컷이 형성된 저장전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 저장전극 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940013491A KR0147416B1 (ko) | 1994-06-15 | 1994-06-15 | 반도체 소자의 저장전극 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940013491A KR0147416B1 (ko) | 1994-06-15 | 1994-06-15 | 반도체 소자의 저장전극 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002832A true KR960002832A (ko) | 1996-01-26 |
| KR0147416B1 KR0147416B1 (ko) | 1998-08-01 |
Family
ID=19385335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940013491A KR0147416B1 (ko) | 1994-06-15 | 1994-06-15 | 반도체 소자의 저장전극 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147416B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411232B1 (ko) * | 1996-12-30 | 2005-09-30 | 주식회사 하이닉스반도체 | 반도체 장치의 트랜지스터 제조방법 |
-
1994
- 1994-06-15 KR KR1019940013491A patent/KR0147416B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411232B1 (ko) * | 1996-12-30 | 2005-09-30 | 주식회사 하이닉스반도체 | 반도체 장치의 트랜지스터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0147416B1 (ko) | 1998-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0487739A4 (en) | Method of manufacturing semiconductor device | |
| KR960002832A (ko) | 반도체 소자의 저장전극 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR940008045A (ko) | 반도체 장치의 소자 절연 방법 | |
| KR970053822A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR960006031A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR900017141A (ko) | 반도체소자 제조 공정중의 버리드 콘택(Buried Contact) 형성방법 | |
| KR960042929A (ko) | Soi 구조를 포함하는 반도체 장치 및 그 제조방법 | |
| KR960002559A (ko) | 반도체소자의 금속 배선 형성방법 | |
| KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
| KR960002789A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960005990A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960012500A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970053420A (ko) | 반도체장치의 필드산화막 형성방법 | |
| KR970054128A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR920007235A (ko) | 반도체 장치의 자기정렬콘택 제조방법 | |
| KR960019658A (ko) | 반도체 소자의 격리 방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR910017684A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR970003834A (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| KR930009082A (ko) | 트랜치형 dram셀 제조방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR960006027A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930018721A (ko) | 디램 셀의 캐패시터 저장전극 제조방법 | |
| KR960002704A (ko) | 트랜지스터의 게이트전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060502 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |