KR950034458A - 다결정실리콘 박막트랜지스터 제조방법 - Google Patents

다결정실리콘 박막트랜지스터 제조방법 Download PDF

Info

Publication number
KR950034458A
KR950034458A KR1019940010848A KR19940010848A KR950034458A KR 950034458 A KR950034458 A KR 950034458A KR 1019940010848 A KR1019940010848 A KR 1019940010848A KR 19940010848 A KR19940010848 A KR 19940010848A KR 950034458 A KR950034458 A KR 950034458A
Authority
KR
South Korea
Prior art keywords
gate electrode
thin film
film transistor
forming
active layer
Prior art date
Application number
KR1019940010848A
Other languages
English (en)
Other versions
KR0129234B1 (ko
Inventor
김홍규
Original Assignee
이헌조
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자 주식회사 filed Critical 이헌조
Priority to KR1019940010848A priority Critical patent/KR0129234B1/ko
Publication of KR950034458A publication Critical patent/KR950034458A/ko
Application granted granted Critical
Publication of KR0129234B1 publication Critical patent/KR0129234B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 다결정실리콘 박막트랜지스터 제조방법에 관한 것으로, 종래에는 다결정실리콘 박막트랜지스터를 제조했을 경우 다결정 실리콘 박막트랜지스터의 여러가지 특성 중에서 특히 오프전류(off-current)특성이 크게 저하된다. 즉, 전송특성곡선에서 게이트전압이 네가티브로 증가할 경우 드레인전류가 증가하는 특성을 보이는데 이런 특성을 가지는 다결정실리콘 박막트랜지스터는 액정표시장치의 픽셀스위칭소자로 사용하는데 많은 제약이 따르는 문제점이 있었다. 본 발명은 이러한 문제점을 해결하기 위하여 드레인측 채널부분에 인가되는 게이트 전압의 세기를 줄여 오프전류(off-current)의 특성을 향상시키도록 하는 다결정실리콘 박막트랜지스터 제조방법을 제공하는 것이다.

Description

다결정실리콘 박막트랜지스터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명 다결정실리콘 박막트랜지스터의 단면구조도, 제4도의 (가) 내지 (사)는 제3도에 따른 제조공정도.

Claims (7)

  1. 기판상에 활성층을 형성하는 공정과, 상기 활성층 위에 게이트절연막, 제1게이트절연막, 제1게이트전극, 제2게이트전극을 차례로 형성하는 공정과, 상기 1제,제2게이트전극을 동시에 패터닝하는 공정과, 상기 제2게이트전극의 일부분을 식각하여 제거하는 공정과, 불순물을 주입하여 제2게이트전극이 제거된 부분의 제1게이트전극을 고농도의 불순물영역(n+)으로 형성하는 동시에 상기 활성층내에 소오스/드레인 영역을 형성하는 공정과, 열처리하여 상기에서 주입된 불순물을 활성화시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 다결정실리콘 박막트랜지스터 제조방법.
  2. 제1항에 있어서, 제1게이트전극은 불순물이 도핑되지 않은 다결정실리콘(Undoped Poly-Si)이 사용되는 것을 특징으로 하는 다결정실리콘 박막트랜지스터 제조방법.
  3. 제1항에 있어서, 제2게이트전극은 WSix나 MoSix등의 실리사이드계물질이 사용되는 것을 특징으로 하는 다결정실리콘 박막트랜지스터 제조방법.
  4. 기판위에 활성층을 형성하는 공정과, 상기 활성층위에 게이트절연막, 제1게이트전극, 실리콘 질화막을 차례로 형성하는 공정과, 상기 실리콘 질화막과 제1게이트 전극을 동시에 패터닝하는 공정과, 상기 실리콘질화막을 마스크로 하여 상기 제1게이트전극의 양측면을 레터럴하게 열산화시키는 공정과, 이온을 주입하여 상기 활성층내에 소오스/드레인영역을 형성하는 공정과, 상기 실리콘 질화막을 제거하는 공정과, 상기에서 산화된 제1게이트전극위에 제2게이트전극패턴을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 다결정 실리콘 박막트랜지스터 제조방법.
  5. 제4항에 있어서, 게이트절연막은 상기 활성층표면을 열산화하여 실리콘 산화막을 형성하는 공정과, 상기 실리콘 산화막위에 실리콘 질화막을 증착하는 공정과, 상기 실리콘 질화막표면을 열산화시켜 실리콘 산화막을 형성하는 공정으로 오엔오(Reoxidized Nitrided Oxide : ONO)구조를 형성하는 공정으로 이루어지는 것을 특징으로 하는 다결정 실리콘 박막트랜지스터 제조방법.
  6. 제4항에 있어서, 제1게이트전극은 불순물이 도핑된 다결정실리콘(Doped Poly-Si)이 사용되는 것을 특징으로 하는 다결정 실리콘 박막트랜지스터 제조방법.
  7. 제4항에 있어서, 제2게이트전극은 불순물이 도핑된 다결정실리콘(Doped Poly-Si)이 사용되는 것을 특징으로 하는 다결정 실리콘 박막트랜지스터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940010848A 1994-05-17 1994-05-17 다결정실리콘 박막트랜지스터 제조방법 KR0129234B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940010848A KR0129234B1 (ko) 1994-05-17 1994-05-17 다결정실리콘 박막트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940010848A KR0129234B1 (ko) 1994-05-17 1994-05-17 다결정실리콘 박막트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR950034458A true KR950034458A (ko) 1995-12-28
KR0129234B1 KR0129234B1 (ko) 1998-04-07

Family

ID=19383316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010848A KR0129234B1 (ko) 1994-05-17 1994-05-17 다결정실리콘 박막트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR0129234B1 (ko)

Also Published As

Publication number Publication date
KR0129234B1 (ko) 1998-04-07

Similar Documents

Publication Publication Date Title
KR950003943B1 (ko) 박막 반도체 장치
JPH05102483A (ja) 薄膜トランジスタ及びその製造方法
KR950021242A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
US5693546A (en) Methods of forming thin film transistors having lightly-doped drain and source regions therein
KR920018972A (ko) 모오스 fet 제조방법 및 구조
JP2857900B2 (ja) 薄膜トランジスタの製造方法
JP3420301B2 (ja) 薄膜トランジスタの製造方法
KR970063780A (ko) 트랜지스터 제조방법
KR950034458A (ko) 다결정실리콘 박막트랜지스터 제조방법
KR0179066B1 (ko) 박막트랜지스터 및 그 제조방법
KR970004079A (ko) 반도체소자 및 그 제조방법
JPH05114732A (ja) 薄膜トランジスタ
KR0142784B1 (ko) 박막트랜지스터 및 그 제조방법
KR960026968A (ko) 이중게이트를 구비한 박막트랜지스터 및 그 제조방법
KR100239420B1 (ko) 반도체 소자 및 그의 제조 방법
KR100252754B1 (ko) 박막트랜지스터 및 그 제조방법
KR100323736B1 (ko) 박막트랜지스터및그제조방법
KR930018736A (ko) 반도체장치와 그 제작방법
KR100236063B1 (ko) 게이트 다결정 실리콘의 식각방법
KR100198629B1 (ko) 박막트랜지스터의 구조 및 제조방법
KR970054492A (ko) 박막트랜지스터 및 그 제조방법
KR950010121A (ko) 다결정실리콘 박막트랜지스터의 제조방법
KR950004602A (ko) 폴리실리콘 박막트랜지스터 제조방법
JPH07335895A (ja) 半導体装置
KR950021262A (ko) 반도체 소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee