KR950033895A - 시작 코드 검출기 - Google Patents

시작 코드 검출기 Download PDF

Info

Publication number
KR950033895A
KR950033895A KR1019950006171A KR19950006171A KR950033895A KR 950033895 A KR950033895 A KR 950033895A KR 1019950006171 A KR1019950006171 A KR 1019950006171A KR 19950006171 A KR19950006171 A KR 19950006171A KR 950033895 A KR950033895 A KR 950033895A
Authority
KR
South Korea
Prior art keywords
token
data
huffman
data word
processing
Prior art date
Application number
KR1019950006171A
Other languages
English (en)
Inventor
필립 와이즈 애드리안
필립 로빈즈 윌리엄
윌리엄 소더랜 마틴
로즈마리 핀치 헬렌
제임스 보이드 케빈
Original Assignee
데니스 피셸
디스커비젼 어소우쉬에이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB9405914A external-priority patent/GB9405914D0/en
Application filed by 데니스 피셸, 디스커비젼 어소우쉬에이트 filed Critical 데니스 피셸
Publication of KR950033895A publication Critical patent/KR950033895A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Image Processing (AREA)
  • Complex Calculations (AREA)
  • Television Systems (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Peptides Or Proteins (AREA)
  • Color Television Systems (AREA)

Abstract

다중-규격 비디오 헤제 장치는 파이프라인 프로세싱 머신으로 정렬된 2선식 인터페이스에 의해 상호접속된 복수의 스테이지를 구비한다. 제어 토큰 및 DATA 토큰은 제어 및 데이타 모두를 토큰 포맷으로 운반하기 위해 단일 2선식 인터페이스 상으로 전달한다. 토큰 디코드 회로는 해당 스테이지와 관련된 제어토큰으로서 임의의 토큰을 인식하고 파이프라인을 따라 인식되지 않은 제어 토큰을 전달하기 위해 임의의 스테이지에 배치된다. 리컨피그레이션 프로세싱 회로는 선택된 스테이지에 배치되고, 식별된 DATA토큰을 처리하기 위해 이와 같은 스테이지를 리컨피그하기위해 인식된 제어 토큰에 응답한다. 이 시스템을 구현하기 위해 다양한 지원 서브시스템 회로 및 프로세싱 기술이 공개된다.

Description

시작 코드 검출기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 2개의 내부 제어 신호의 다른 조합에 대한 6-스테이지 파이프라인의 6사이클을 나타내는 도면.

Claims (27)

  1. 입력 및 출력과 상기 입력과 출력사이에 다수의 프로세싱 스테이지를 갖는 시스템에 있어서, 상기 프로세싱 사이에서 제어 또는 데이타 함수를 위해 범용 적응유닛을 규정하는 인터렉티브형 인터페이싱 토큰을 포함하며, 상기 스테이지중의 하나는 상기 입력을 수신하여 상기 토큰을 발생하거나 또는 변환하도록 적응되는 것을 특징으로 하는 시스템.
  2. 디지털 비트의 직렬 비트스트림으로서 배치된 개별적으로 인코드된 다수의 인코드된 비트스트림을 처리하고,상기 직렬 비트스트림으로 전달된 데이타 및 개별적으로 인코드된 시작 코드 쌍을 갖는 머신에 있어서,상기 비스트림으로 부터의 상이한 수의 비트를 각각 저장하고 직렬 형태로 접속된 제1, 제2및 제3레지스터를 갖는 시작 코드 검출기, 상기 제1레지스터는 값을 저장하고, 상기 제1레지스터에 포함된 상기 값에 관련된 시작코드를 식별하는 제1디코드 수단, 상기 제3레지스터의 소정의 끝으로 상기 값을 쉬프트시키는 회로 수단, 및 상기 제3레지스터로 부터 병렬로 데이타를 받아들이도록 배치된 제2디코드 수단을 포함하는 것을 특징으로 하는 머신.
  3. 다수의 프로세싱 스테이지를 갖는 시스템에 있어서, 상기 프로세싱 스테이지 사이에서 제어 또는 데이타 함수를 위해 인터렉티브형 인터페이싱 토큰의 형태인 범용 적응 유닛을 포함하며, 상기 토큰은 화상의 시작이 다음 DATA 토큰을 따르는 것을 나타내는 PICTURE_START 코드 토큰인 것을 특징으로 하는 시스템.
  4. 입력, 출력 및 상기 입력과 출력사이에 다수의 프로세싱 스테이지를 갖는 시스템에 있어서, 상기 프로세싱 스테이지 사이에서 제어 또는 데이타 함수를 위해 범용 적응 유닛을 정의하는 인터렉티브형 메타포릭한 인터페이싱 토큰을 포함하며, 상기 토큰은 화상의 시작이 다음 DATA 토큰을 따르는 것을 나타내는 PICTURE_START코드 토큰인 것을 특징으로 하는 시스템.
  5. 다수의 프로세싱 스테이지를 갖는 시스템에 있어서, 상기 프로세싱 스테이지 사이에서 제어 또는 데이타 함수를 위해 인터렉티브형 인터페이싱 토큰의 형태인 범용 적응 유닛을 포함하며, 상기 토큰은 개별적 화상의 끝을 나타내는 PICTURE_EDN 토큰인 것을 특징으로 하는 시스템.
  6. 입력, 출력 및 상기 입력과 출력 사이에 다수의 프로세싱 스테이지를 갖는 시스템에 있어서, 상기 프로세싱 스테이지 사이에서 제어 또는 데이타 함수를 위해 범용 적응 유닛을 규정하는 인터렉티브형 메타포릭한 인터페이싱 토큰을 포함하며, 상기 토큰은 개별적 화상의 끝을 나타내는 PICTURE_EDN 토큰인 것을 특징으로 하는 시스템.
  7. 다수의 프로세싱 스테이지를 갖는 시스템에 있어서, 상기 프로세싱 스테이지 사이에서 제어 또는 데이타 함수를 위해 인터렉티브형 인터페이싱 토큰의 형태인 범용 적응 유닛을 포함하며, 상기 토큰은 버퍼를 클리어 하고 상기 시스템을 리셋하는 FLUSH 토큰인 것을 특징으로 하는 시스템.
  8. 입력, 출력 및 상기 입력과 출력 사이에 다수의 프로세싱 스테이지를 갖는 파이프라인 시스템에 있어서, 상기 프로세싱 스테이지 사이에서 제어 또는 데이타 함수를 위해 범용 적응유닛을 규정하는 인터렉티브형 메타포릭한 인터페이싱 토큰을 포함하며, 상기 토큰은 시스템을 입력에서 출력으로 진행할때 버퍼를 클리어하고 상기 시스템을 리셋하는 FLUSH 토큰인 것을 특징으로 하는 시스템.
  9. 다수의 프로세싱 스테이지를 갖는 시스템에 있어서, 상기 프로세싱 스테이지 사이에서 제어 또는 데이타 함수를 위한 인터렉티브형 인터페이싱 토큰의 형태인 범용 적응 유닛을 포함하고, 상기 토큰은 다수의 화상 압축/복원 규격중에서 선택된 것으로 프로세싱하는 상기 시스템을 조절하는 CIDING_STANDARD 토큰인 것을 특징으로 하는 시스템.
  10. 입력, 출력 및 상기 입력과 출력사이에 다수의 프로세싱 스테이지를 갖는 시스템에 있어서, 상기 프로세싱 스테이지 사이에서 제어 또는 데이타 함수를 위해 범용 적응 유닛을 규정하는 인터렉티브형 변형 인터페이싱 토큰을 포함하며, 상기 토큰은 다수의 화상 압축/복원 규격중에서 선택된 것으로 프로세싱하는 상기 시스템을 조절하는 CIDING_STANDARD 토큰인 것을 특징으로 하는 시스템.
  11. 비디오 데이타를 디코드하고 허프만 디코더를 갖는 시스템에 있어서, 인덱스 투 데이타(index to data)(ITOD)스테이지, 산술 논리 유닛(arithmetic logic unit)(ALU), 및 상기 시스템에 즉시 따르는 데이타 버퍼 수단을 포함하며, 이것에 의해 다양한 데이타 크기의 비디오 화상의 시간 폭을 제어할 수 있는 것을 특징으로 하는 시스템.
  12. 비디오 데이타를 위한 것이고, 허프만 디코더, 인덱스 투 데이타 및 산술 논리 유닛을 갖는 공간 디코더 시스템에 있어서, 프로세싱 스테이지를 상호 접속하고, 데이타에 대한 직렬 프로세싱 및 제어에 대한 병렬 프로세싱을 인에이블하는 2선식 인터페이스를 포함하는 것을 특징으로 하는 공간 디코더 시스템.
  13. 비디오 데이타를 위한 것이고, 허프만 디코더, 인덱스 투 데이타 및 산술 논리 유닛을 갖는 공간 디코더 시스템에 있어서, 다수의 화상 규격마다 분리 저장되고 코튼에 의해 선택가능한 프로그램을 갖는 ROM을 포함하며, 이것에 의해 다수의 화상 규격에 대한 처리가 용이하게 되는 것을 특징으로 하는 공간 디코더 시스템.
  14. 비디오 데이타를 위한 것이고, 허프만 디코더, 인덱스 투 데이타 및 산술 논리 유닛을 갖는 공간 디코더 시스템에 있어서, 토큰을 포맷팅하는 토큰 포맷터를 포함하며, 이것에 의해 DATA 토큰이 발생되는 것을 특징으로 하는 공간 디코더 시스템.
  15. 비디오 데이타를 위한 것이고, 허프만 디코더, 인덱스 투 데이타 및 산술 논리 유닛을 갖는 공간 디코더 시스템에 있어서, 프로세싱 스테이지를 상호접속하고 데이타에 대한 직렬 프로세싱 및 제어에 대한 병렬 프로세싱을 인에이블하는 2선식 인터페이스, 다수의 화상 규격마다 분리 저장되고 토큰에 의해 선택가능한 프로그램을 갖는 마이크로코드 ROM, 및 토큰을 포맷팅하는 토큰 포맷터를 포함하며, 이것에 의해 다수의 화상 규격에 대한 처리가 용이하게 되고 DATA 토큰이 발생되는 것을 특징으로 하는 공간 디코더 시스템.
  16. 비디오 데이타 디코딩 시스템에 있어서, 디코딩 스테이지 및 인덱스 투 데이타 스테이지를 구비하는 허프만 디코더, 및 특징의 식별 코딩 규격에 필요한 테이블을 선택하기 위해 상기 인덱스 투 데이타 유닛으로 인스트럭션을 송출하며, 도착하는 데이타가 반전되지 않는지를 나타내는 파서 스테이지를 포함하는 것을 특징으로 하는 비디오 데이타 시스템.
  17. 입력 데이타 스트림을 갖는 파이프라인 시스템에 있어서, 상기 입력 데이타 스트림을 수신하고, 저장된 비트스트림 패턴을 인식하는 수단을 구비하는 프로세싱 스테이지를 포함하며, 이것에 의해 상기 스테이지가 랜덤 액세스 및 에러 복구를 용이하게 하는 것을 특징으로 하는 파이프라인 시스템.
  18. 파이프라인 머신에 있어서, 랜덤 액세스 및 향상된 에러 복구를 허용하는 데이타의 하나의 직렬 스트림으로서 배치된 상이하게 인코드된 데이타 스트림을 검색하는 검색 모드수단을 포함하는 것을 특징으로 하는 파이프라인 머신.
  19. 파이프라인 머신에 있어서, 화상 데이타 디코딩의 명백한 끝을 달성하고, 화상의 끝을 나타내며, 상기 파이프라인을 클리어하는 정지후 화상 동작을 실행하는 수단을 포함하는 것을 특징으로 하는 파이프라인 머신.
  20. 파이프라인 머신에 있어서, 고정 크기 고정 폭 버퍼, 및 상기 버퍼를 임의 수의 비트가 통과하도록 상기 버퍼를 패딩하는 수단을 포함하는 것을 특징으로 하는 파이프라인 머신.
  21. 런 레벨 코드를 구비하는 데이타 스트림을 갖는 시스템에 있어서, 상기 런 레벨 코드를 레벨이 붙어 있는 제로 데이타의 런으로 확장하기 위해 토큰으로 부터의 상기 데이타 스트림에 작용하는 역모델러 수단을 포함하며, 이것에 의해 각 토큰이 지정된 수의 값으로 표현되는 것을 특징으로 하는 시스템.
  22. 데이타를 프로세스하는 장치에 있어서, 런 레벨 코드를 갖는 DATA 토큰을 받아들이고 상기 런 레벨코드를 디코드하는 확장 회로, 상기 확장 회로와 통신하여, 상기 DATA 토큰이 소정의 길이보다 작은 길이를 가지면, 상기 소정 길이가 달성될 때까지 상기 DATA 토큰에 데이타 단위를 가산하기 위해 상기 DATA 토큰이 상기 소정의 길이를 갖는 가를 체크하는 패더회로, 및 상기 확장 회로 및 상기 패더 회로 부근에서 DATA 토큰이외의 어떠한 다른 토큰도 바이패스시키는 바이패스 회로를 포함하는 것을 특징으로 하는 데이타 프로세싱 장치.
  23. 버퍼를 효과적으로 충진하도록 데이타를 프로세스하는 방법에 있어서, 제1소정의 폭 및 포맷 A-ExxxxxxLLLLLLLLLLL,포맷 B-ERRRRRRLLLLLLLLLLL, 포맷 C-EOOOOOOLLLLLLLLLLL중의 적어도 하나의 포맷을 갖는 제1타입 토큰을 제공하는 단계, 상기 포맷 A토큰을 ELLLLLLLLLLL의 형태를 갖는 포맷 0a토큰으로 분할하는 단계, 상기 포맷 B토큰을 FRRRRRR00000의 형태를 갖는 포맷 1 토큰 및 포맷 0a 데이타 토큰으로 분할하는 단계, 상기 포맷 C토큰을 FLLLLLLLLLLL의 형태를 갖는 포맷0토큰으로 분할하는 단계, 및 상기 포맷0, 포맷0a 및 1토큰을 제2소정의 폭을 갖는 버퍼에 팩킹하는 단계를 포함하며, 상기 E는 확장 비트, 상기 F는 특정 포맷, 상기 R은 런 비트, 상기 L은 길이 비트 또는 비-데이타 토큰, 상기 x는 돈 캐어(don't care)비트인 것을 특징으로 하는 데이타 프로세싱 방법.
  24. 비디오 압축/복원 규격에 대응하는 압축된 화상 그룹에 시간 지연을 제공하는 장치에 있어서, 상기 압축된 화상을 포함하는 데이타 워드, 상기 데이타 워드를 카운트하는 카운터 회로, 상기 카운터 회로와 통신하여 비디오 복원 규격에 따르는 기동 정보를 수신하는 마이크로프로세서, 상기 데이타 워드를 받아들이고 상기 데이타 워드를 지연시킬 수 있는 역모델러 회로, 및 상기 카운터 회로와 상기 역모델러 회로 사이에 있고 그들과 통신하는 제어회로를 포함하며, 상기 마이크로프로세서는 상기 기동 정보를 상기 카운터 회로와 통신하고, 상기 카운터 회로는 상기 기동 정보와 상기 카운트된 데이타 워드를 비교하여 상기 제어 회로에 신호하고, 상기 제어 회로는 시동 구비조건을 충족했던 상기 데이타 워드에 대응하여 상기 신호를 큐하고 상기 역모델러 지연 특성을 제어하는 것을 특징으로 하는 장치.
  25. 역모델러 스테이지 및 역이산 코사인 변환 스테이지를 갖는 파이프라인 시스템에 있어서, 상기 역모델러 스테이지와 상기 역이산 코사인 변환 스테이지사이에 위치하고 토큰 테이블에 응답하여 데이타를 프로세싱하는 프로세싱 스테이지를 포함하는 것을 특징으로 하는 파이프라인 시스템.
  26. 호프만 디코더에 있어서, H.261, JPEG 또는 MPEG 규격중 하나의 허프만 코딩 규정에 따라 인코드되고, 데이타 워드가 코드화되었던 허프만 코드 규격을 식별하는 식별자를 구비하는 데이타 워드를 디코드하는 수단, 어느 규격이 수신된 데이타 워드의 허프만 코딩을 좌우했는 가를 결졍하기 위해 식별자를 판독하는 수단, 및 필요하다면 코드화된 H.261 또는 MPEG 허프만으로서 허프만 코드화된 데이타 워드를 식별하는 식별자 판독에 응답하여, 상기 데이타 워드를 JPEG 허프만 코드화된 데이타 워드로 변환하는 수단을 구비하며, 상기 허프만 코드화된 데이타 워드를 수신하는 수단, 상기 허프만 코드화된 데이타 워드 수신 수단에 동작가능하게 접속되어, 인덱스 번호 발생 수단으로 부터의 인덱스 번호를 수신하는 각 JPEG허프만 코드화된 데이타 워드에 관련된 인덱스 번호를 발생하며, 상기 인덱스 번호에 대응하는 디코드된 데이타 워드인 출력을 구비하는 수단을 포함하는 것을 특징으로 하는 허프만 디코더.
  27. H.261,JPEG 또는 MPEG 규격중의 하나의 허프만 코딩 규정에 따라 인코드되고, 데이타 워드가 코드화 되었던 허프만 코드 규격을 식별하는 식별자를 구비하는 데이타 워드를 디코드하는 방법에 있어서, 허프만 코드화된 데이타 워드를 수신하는 단계를 포함하며, 상기 단계는, 상기 허프만 코드화된 데이타 워드를 수신하고, 어느 규격이 상기 수신된 데이타 워드의 허프만 코딩을 좌우했는가를 결정하는 식별자를 판독하고, 필요하다면, 코드화된 H.261 또는 MPEG 허프만으로서, 허프만 코드화된 데이타 워드를 식별하는 식별자 판독에 응답하여, 데이타 워드를 JPEG 허프만 코드화된 데이타 워드로 변환하는 단계, 수신된 각 JPEG허프만 코드화된 데이타 워드에 관련된 인덱스 번호를 발생하는 단계, 및 인덱스 번호를 수신하고 상기 수신된 인덱스 번호에 대응하는 코드화된 데이타 워드를 발생하는 것을 포함하며, JPEG 허프만 테이블 정보를 전송하도록 JPEG 규격하에 사용된 포맷을 갖는 허프만 코드 테이블을 포함하는 룩업 테이블을 동작시키는 단계를 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006171A 1994-02-28 1995-03-23 시작 코드 검출기 KR950033895A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB9405914A GB9405914D0 (en) 1994-03-24 1994-03-24 Video decompression
GB9405914.4 1994-03-24
GB9504019A GB2288957B (en) 1994-03-24 1995-02-28 Start code detector
GB9504019.2 1995-02-28

Publications (1)

Publication Number Publication Date
KR950033895A true KR950033895A (ko) 1995-12-26

Family

ID=26304579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006171A KR950033895A (ko) 1994-02-28 1995-03-23 시작 코드 검출기

Country Status (5)

Country Link
JP (16) JP3302526B2 (ko)
KR (1) KR950033895A (ko)
CN (1) CN1174315C (ko)
CA (13) CA2145158A1 (ko)
GB (1) GB2288957B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8284844B2 (en) 2002-04-01 2012-10-09 Broadcom Corporation Video decoding system supporting multiple standards
JP4143907B2 (ja) 2002-09-30 2008-09-03 ソニー株式会社 情報処理装置および方法、並びにプログラム
EP1570647A1 (en) * 2002-12-04 2005-09-07 Koninklijke Philips Electronics N.V. Method and apparatus for selecting particular decoder based on bitstream format detection
WO2004075562A1 (ja) * 2003-02-19 2004-09-02 Matsushita Electric Industrial Co., Ltd. 画像復号化装置、画像符号化装置及びその方法
US7760949B2 (en) 2007-02-08 2010-07-20 Sharp Laboratories Of America, Inc. Methods and systems for coding multiple dynamic range images
US8139601B2 (en) * 2007-07-06 2012-03-20 Xmos Limited Token protocol
EP2195986B1 (en) 2007-09-18 2012-08-01 LG Electronics Inc. Method and system for transmitting and receiving signals
JP5957532B2 (ja) 2011-10-11 2016-07-27 テレフオンアクチーボラゲット エルエム エリクソン（パブル） ビデオシーケンスにおける知覚品質評価のためのシーン変化検出
CN106297631B (zh) * 2016-08-30 2019-06-04 南京巨鲨显示科技有限公司 一种具有曲线数据纠错功能的显示器及其纠错方法
US9666307B1 (en) * 2016-09-14 2017-05-30 Micron Technology, Inc. Apparatuses and methods for flexible fuse transmission
CN109491640B (zh) * 2019-01-22 2023-08-01 上海艾为电子技术股份有限公司 一种温度检测装置及温度检测方法
CN110350922A (zh) * 2019-07-18 2019-10-18 南京风兴科技有限公司 一种二进制编码的寻址方法及寻址器
CN111208867B (zh) * 2019-12-27 2021-08-24 芯创智（北京）微电子有限公司 一种基于ddr读数据整数时钟周期的同步电路及同步方法
CN111312309B (zh) * 2020-01-10 2023-05-02 电子科技大学 一种提升铁电存储器读写次数的电路结构
CN111722581B (zh) * 2020-05-28 2021-10-22 国电南瑞科技股份有限公司 提高plc控制器与上位机通讯传输和数据处理效率的方法
CN113095015B (zh) * 2021-05-08 2024-05-24 中国科学院上海微系统与信息技术研究所 Sfq时序电路综合计算方法、系统以及终端

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0576749B1 (en) * 1992-06-30 1999-06-02 Discovision Associates Data pipeline system
JPS6046585B2 (ja) * 1979-03-06 1985-10-16 株式会社リコー シリアル・デ−タ伝送方式
US5325092A (en) * 1992-07-07 1994-06-28 Ricoh Company, Ltd. Huffman decoder architecture for high speed operation and reduced memory
US5351047A (en) * 1992-09-21 1994-09-27 Laboratory Automation, Inc. Data decoding method and apparatus
US5699460A (en) * 1993-04-27 1997-12-16 Array Microsystems Image compression coprocessor with data flow control and multiple processing units

Also Published As

Publication number Publication date
JP2002142219A (ja) 2002-05-17
JP3174996B2 (ja) 2001-06-11
JPH0870452A (ja) 1996-03-12
CN1174315C (zh) 2004-11-03
GB2288957A (en) 1995-11-01
JP3302537B2 (ja) 2002-07-15
CA2145224A1 (en) 1995-09-25
CA2145221A1 (en) 1995-09-25
JPH08228345A (ja) 1996-09-03
CA2145427A1 (en) 1995-09-25
JPH08228344A (ja) 1996-09-03
JPH08228347A (ja) 1996-09-03
CA2145225A1 (en) 1995-09-25
CA2145222C (en) 2002-09-10
CA2145159A1 (en) 1995-09-25
JPH08322045A (ja) 1996-12-03
JPH08228343A (ja) 1996-09-03
JP3302526B2 (ja) 2002-07-15
CA2145223C (en) 1999-10-05
JP3302539B2 (ja) 2002-07-15
CA2145158A1 (en) 1995-09-25
JP3170744B2 (ja) 2001-05-28
JP3302538B2 (ja) 2002-07-15
JP3302540B2 (ja) 2002-07-15
CA2145157A1 (en) 1995-09-25
CA2145425C (en) 2002-10-01
CN1133534A (zh) 1996-10-16
GB9504019D0 (en) 1995-04-19
JP2003078914A (ja) 2003-03-14
CA2145424A1 (en) 1995-09-25
CA2145223A1 (en) 1995-09-25
GB2288957B (en) 1998-09-23
CA2145220A1 (en) 1995-09-25
JPH08237654A (ja) 1996-09-13
JPH08316838A (ja) 1996-11-29
JPH08228348A (ja) 1996-09-03
JPH08279763A (ja) 1996-10-22
JPH08228346A (ja) 1996-09-03
CA2145425A1 (en) 1995-09-25
JPH08116261A (ja) 1996-05-07
JPH08322044A (ja) 1996-12-03
CA2145222A1 (en) 1995-09-25
JP2002135778A (ja) 2002-05-10
CA2145156A1 (en) 1995-09-25

Similar Documents

Publication Publication Date Title
KR950033895A (ko) 시작 코드 검출기
JP3694339B2 (ja) 復号化システム用適応的ビットストリームデマルチプレクシング装置
KR100227275B1 (ko) 단위 처리 시스템에서의 가변길이코드 검출장치 및 방법
EP1237123B1 (en) Decoding apparatus and method
US6043765A (en) Method and apparatus for performing a parallel speculative Huffman decoding using both partial and full decoders
KR960028554A (ko) 여러종류의 부호신호를 복호하는 복호장치
KR100269804B1 (ko) 가변 길이 부호화 영상 신호의 병렬 복호화 장치(apparatus for parallel decoding of variable length enchded image signals)
CN105306067B (zh) 算术编码的方法和设备
US6512775B1 (en) Method and apparatus for a programmable bitstream parser for audiovisual and generic decoding systems
US6285789B1 (en) Variable length code decoder for MPEG
JP2000511025A (ja) 柔軟性の有る多重化信号の送信システム
US5572208A (en) Apparatus and method for multi-layered decoding of variable length codes
KR870008446A (ko) 2진 데이타 압축·신장 처리 장치
JPS6338913B2 (ko)
EP0149893B1 (en) Apparatus for coding and decoding data
US5488366A (en) Segmented variable length decoding apparatus for sequentially decoding single code-word within a fixed number of decoding cycles
US7256719B2 (en) Digital data decompression implemented in a field programmable array device
JPH05145770A (ja) 符号・復号化装置
JP2003008445A (ja) コンテキストモデルによるラン・スキップカウントに基づくメモリアクセス及びスキッピング
US6512852B1 (en) Method and apparatus for concatenating bits of odd-length words
JPH05227440A (ja) データ符号化装置及び方法
US5652582A (en) Method of high speed Huffman coding and decoding of lab color images
JP3417684B2 (ja) 画像処理装置
JPH04298164A (ja) ファクシミリ装置用データ圧縮／解凍回路
JP3434904B2 (ja) 画像データ符号化装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee