JP2003008445A

JP2003008445A - コンテキストモデルによるラン・スキップカウントに基づくメモリアクセス及びスキッピング

Info

Publication number: JP2003008445A
Application number: JP2002095109A
Authority: JP
Inventors: Edward L Schwartz; エル．シュワルツエドワード; Yutaka Sato; 豊佐藤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2001-03-30
Filing date: 2002-03-29
Publication date: 2003-01-10
Anticipated expiration: 2022-03-29
Also published as: JP4061104B2; US20030068091A1; EP1250011A3; US6961475B2; EP1250011A2

Abstract

(57)【要約】【課題】情報を符号化及び復号化する方法並びに装置
を提供する。【解決手段】本発明の装置は、メモリ及び復号化ハー
ドウェアを含む。メモリは、ランカウント及び／又はス
キップカウントを保持し、復号化ハードウェアは、復号
化中にメモリから取得されたランカウント及び／又はス
キップカウントを復号化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、圧縮及び伸張の技
術に係り、特に、ラン・スキップカウントに基づくコン
テキストモデル・スキッピング技術及びメモリアクセス
技術に関する。

【０００２】

【従来の技術】データ圧縮は、大量のデータを蓄積、伝
送するための非常に有効なツールである。たとえば、文
書のファクシミリ伝送のような画像を伝送するために要
する時間は、画像を提示するために必要なビット数を減
少させるため圧縮が使用されると、劇的に削減される。

【０００３】従来技術では、多種多様なデータ圧縮技術
が知られている。圧縮技術は、損失のある符号化と損失
の無い符号化の二つのカテゴリーに大別される。損失の
ある符号化には、原データの完全な再構成が保証されな
いような情報の損失を生じる符号化が含まれる。損失の
ある圧縮の目標は、原データへの変更が邪魔にならない
か、又は、検出できないように行なわれることである。
損失の無い圧縮の場合、全ての情報が保持され、完全な
再構成ができるようにデータを圧縮することである。

【０００４】損失の無い圧縮の場合、入力シンボル又は
強度データは、出力符号語に変換される。入力は、画
像、オーディオ、１次元データ（たとえば、空間的に変
化するデータ）、２次元データ（たとえば、空間的な２
方向で変化するデータ）、又は、多次元／多重スペクト
ルデータを含む。圧縮が成功した場合、符号語は、入力
信号（若しくは強度データ）の「ノーマル」表現におけ
るビット数よりも少ないビットで表現される。損失の無
い符号化方法は、辞書的な符号化法（たとえば、Lempel
-Ziv法）、ランレングス符号化法、エニュメラティブ(e
numerative)符号化法、及び、エントロピー符号化法を
含む。損失の無い画像圧縮の場合、圧縮は、予測又はコ
ンテキストと符号化に基づく。ファクシミリ圧縮用のJB
IG標準と、連続階調画像用のDPCM（差分パルス符号変調
−JPEG標準における一つのオプション）は、損失の無い
画像用圧縮の例である。損失のある圧縮の場合、入力シ
ンボル又は強度データは、出力符号語へ変換する前に量
子化される。量子化は、重要ではない特性を除去すると
共に、関連性のあるデータの特性を保存するよう意図さ
れている。量子化の前に、損失のある圧縮システムは、
屡々、エネルギー集約を行なうため変換を使用する。JP
EGは、画像データ用の損失のある符号化方法の一例であ
る。

【０００５】可逆変換（ウェーブレット変換、コンポー
ネント変換）は、損失のある圧縮、及び、損失の無い圧
縮の両方の圧縮に使用される。不可逆変換（ウェーブレ
ット、コンポーネント、離散コサイン）は、損失のある
圧縮だけに使用される。

【０００６】新たなJPEG 2000復号化標準は、変換を利
用し、画像用の新しい符号化体系及び符号ストリーム規
定を提供する。JPEG 2000標準は復号化標準であり、復
号器のあるべき形を定義するが、この定義は、特に、損
失の無い圧縮用の符号器を制約する。JPEG 2000標準の
下で、各画像は矩形タイルに分割される。２個以上のタ
イルが存在する場合、画像のタイル張りによって、タイ
ルコンポーネントが生成される。画像は多数のコンポー
ネントを含む。たとえば、カラー画像は、赤、緑及び青
のコンポーネントを有する。タイルコンポーネントは、
相互に独立に抽出若しくは復号化される。

【０００７】画像のタイル張り後、タイルコンポーネン
トは、ウェーブレット変換を用いて一つ以上の異なる分
解レベルに分解される。これらの分解レベルは、原タイ
ル・コンポーネントの水平及び空間周波数特性を記述す
る係数で占められた多数のサブバンドを収容する。係数
は、画像全体ではなく、局所領域に関する周波数情報を
与える。すなわち、少数の係数が単一のサンプルを完全
に記述する。分解レベルは、サブバンドの連続した分解
レベルの水平分解能及び垂直分解能が前の分解レベルの
約半分になるように、空間的な倍率２で次の分解レベル
に関連付けられる。

【０００８】サンプルと同数の係数が存在するが、情報
内容は、数個の係数だけに集中する傾向がある。量子化
によって、多数の係数の数値精度は、不釣合いに低い歪
み（量子化ノイズ）の導入と共に減少する。エントロピ
ー符号器による付加的な処理は、これらの量子化された
係数を表現するため要求されるビット数を減少させ、場
合によっては原画像よりも著しく減少させる。

【０００９】タイル・ンポーネントの個別のサブバンド
は、さらに、符号ブロックに分割される。符号ブロック
は、区域にグループ化される。これらの係数の矩形状ア
レイは、独立に抽出され得る。符号ブロック中の係数の
個別のビットプレーンは、３段階の符号化パスでエント
ロピー符号化される。３段階のうちの各符号化パスは、
ビットプレーン圧縮画像データに関するコンテキスト
（前後関係）情報を収集する。

【００１０】これらの符号化パスから生成されたビット
ストリーム圧縮画像データは、レイヤにグループ分けさ
れる。レイヤは、符号ブロックからの連続した符号化パ
スの任意のグループ分けである。レイヤ化は柔軟性に富
んでいるが、連続した各レイヤがより高品質の画像に寄
与することが前提である。各分解能レベルでのサブバン
ド係数の符号ブロックは、区域(precincts)と呼ばれる
矩形領域に分割される。

【００１１】パケットは、圧縮符号ストリームの基本単
位である。パケットは、一つのタイルコンポーネントの
一つの分解能レベルの一つの予測レイヤからの圧縮画像
データを含む。これらのパケットは、符号ストリーム中
に定められた順序で配置される。

【００１２】タイルに関連した符号ストリームは、パケ
ットに構成され、一つ以上のタイル部分に並べられる。
タイル部分ヘッダは、マーカー及びマーカーセグメン
ト、又は、タグの系列によって構成され、あらゆるタイ
ルコンポーネントの位置を見つけ、抽出し、復号し、再
構築するために必要な種々の仕組み及び符号化スタイル
に関する情報を収容する。全符号ストリームの先頭に
は、マーカー及びマーカーセグメントにより構成された
主ヘッダがあり、主ヘッダは、原画像に関する情報並び
に類似した情報を提供する。

【００１３】符号ストリームは、アプリケーションが画
像の意味、及び、画像に関するその他の情報の意味を解
釈できるように、随意的にファイルフォーマットにまと
められる。このファイルフォーマットは、符号ストリー
ム以外のデータを収容する。

【００１４】JPEG 2000符号ストリームの復号化は、符
号化手順の順序を逆転させることにより実行される。図
１には、圧縮画像データ符号ストリームに作用するJPEG
2000標準符号化体系のブロック図が示されている。図
１を参照するに、最初に、ビットストリームがデータ順
序付けブロック１０１によって受信され、データ順序付
けブロック１０１は、レイヤ及びサブバンド係数を再グ
ループ分けする。算術符号器１０２は、前に符号化され
た、ビットモデリングブロック１０３から与えられたビ
ット・プレーン圧縮画像データに関する係数及びビット
モデリングブロック１０３の内部状態からのコンテキス
ト情報を使用して、圧縮ビットストリームを復号化す
る。

【００１５】次に、符号ストリームは、量子化ブロック
１０４によって量子化され、量子化ブロック１０４は、
ROI（領域選択画質向上）ブロック１０５によって示さ
れるような領域選択画質向上処理(ROI)に基づいて量子
化を行なう。量子化後、逆ウェーブレット／空間変換が
変換ブロック１０６によって係数に適用され、その後
に、DCレベルシフト及び選択的コンポーネント変換ブロ
ック１０７が続く。これにより、再生画像が生成され
る。

【００１６】

【発明が解決しようとする課題】本発明は、情報を符号
化及び復号化する方法並びに装置の提供を目的とする。

【００１７】

【課題を解決するための手段】一実施例において、本発
明の装置は、メモリ及び復号化ハードウェアを含む。メ
モリは、ラン・カウント、及び／又は、スキップ・カウ
ントを蓄積し、復号化ハードウェアはラン・カウント、
及び／又は、復号化中にメモリから取得されたスキップ
・カウントを復号化する。

【００１８】本発明は、以下の実施例の記載及び添付図
面を参照することによって十分に理解されるであろう。
しかし、実施例の記載及び添付図面は、本発明を特定の
実施例に限定するものではなく、本発明の説明と解明を
意図するものである。

【００１９】

【発明の実施の形態】符号化を実行する技術について説
明する。符号化を実行する技術は、JPEG 2000標準を実
現するため、特徴セットを操作するため、或いは、特徴
セットへ追加するため使用される。すなわち、JPEG 200
0標準として、参考のため引用したITU-T Rec. T.800|IS
O/IEC FDIS 15444: 2000 JPEG Image Coding Systemに
記載されている情報テクノロジー−JPEG 2000画像符号
化システムであるCore Coding System（コア・コーディ
ング・システム）は、導入者に多数の選択の範囲を残
す。上記文献に記載された技術の目的は、ソフトウェ
ア、ハードウェア及び／又はファームウェアにおいて、
高速、低価格、小メモリ容量、及び／又は、性能豊富な
手段を実現するため、JPEG 2000での選択の範囲を利用
することである。

【００２０】以下では、本発明が完全に理解できるよう
に、多数の細部について説明する。しかし、本発明がこ
れらの特定の細部を用いることなく実施されることは、
当業者には明らかであろう。その他の場合、周知の構成
及び装置は、本発明の本質がわかり難くなることを避け
るために、詳細図ではなくブロック図の形式で示されて
いる。さらに、詳細には記載されていないブロック、ロ
ジック又は機能は、周知の手段を用いて実現されるか、
或いは、当業者によって周知のハードウェア、ソフトウ
ェア及び／又はファームウェアを用いて容易に実現され
る。一部の技術及び手段は、疑似コードを用いて記述さ
れていることに注意する必要がある。しかし、このこと
は、この一部の技術及び手段が、ソフトウェアだけによ
って実現されることを意味するわけではなく、むしろ、
このような記載は、当業者が容易に理解するであろう項
目の機能を簡単に説明するために、屡々、選択される。

【００２１】以下の詳細な説明の一部分は、コンピュー
タメモリ内のデータビットに対する演算のアルゴリズム
と記号的表現とを用いて提示される。これらのアルゴリ
ズム的記述及び表現は、データ処理技術の分野の当業者
が、自分の業績をその分野の当業者に最も効率的に伝え
るために使用する手段である。ここで、アルゴリズム
は、一般的に、所望の結果を導く一貫した手順のシーケ
ンスであると考えられる。これらの手順は、物理量の実
際的な操作を必要とする手順である。通常、必ずしも不
可欠ではないが、これらの物理量は、記憶、転送、合
成、比較、或いは、操作することが可能な電気信号又は
磁気信号の形式で得られる。主として、一般的な用法で
あるとの理由から、これらの信号は、ビット、値、要
素、シンボル、文字、項、数などによって指定すること
が時に好都合であることがわかる。

【００２２】しかし、これらの用語及び類義語は、適切
な物理量と関連付けられ、物理量に与えられた便宜的な
ラベルに過ぎない。特に断らない限り、以下の説明から
明らかであるように、「処理」、「コンピューティン
グ」、「計算」、「決定」、或いは、「表示」のような
用語を利用する記述は、コンピュータシステム若しくは
類似した電子コンピューティング装置の動作及び処理を
示すものであり、コンピュータシステムのレジスタ及び
メモリ内で物理（電子）量として表現されたデータを操
作し、同じように、コンピュータシステムのメモリ若し
くはレジスタ、又は、他の情報記憶装置、情報伝送装
置、若しくは、情報表示装置内で物理量として表現され
た他のデータへ変換する。

【００２３】本発明は、以下で説明する動作を実行する
装置に関する。この装置は、特に、要求された用途に応
じて構成されるか、或いは、選択的に作動され、若しく
は、コンピュータに記憶されたコンピュータプログラム
を用いて再構成される汎用コンピュータを含む。このよ
うなコンピュータプログラムは、たとえば、フレキシブ
ルディスク、光ディスク、ＣＤ−ＲＯＭ、光磁気ディス
クなどを含む任意のタイプのディスクや、読み出し専用
メモリ（ＲＯＭ）や、ランダム・アクセス・メモリ（Ｒ
ＡＭ）や、ＥＰＲＯＭや、ＥＥＰＲＯＭや、磁気若しく
は光カードや、電子命令を記憶するため適した任意のタ
イプの媒体のような、コンピュータシステムバスに接続
された、コンピュータ読み取り可能な記憶媒体に記憶さ
れるが、これらの例示的な記憶媒体に制限されるもので
はない。

【００２４】ここで説明するアルゴリズム及びディスプ
レイは、本来的に特定のコンピュータ若しくはその他の
装置に関連付けられたものではない。種々の汎用システ
ムが、ここで教示された事項に応じたプログラムと共に
使用される。或いは、要求された方法の手順を実行する
ため、より専用化された装置を構成した方が便利な場合
もある。多様なこれらのシステムに対し要求される構成
は、以下の記載から明らかになる。さらに、本発明は、
特定のプログラミング言語に基づいて説明されていな
い。以下で説明するような本発明の教示事項を実現する
ために、多様なプログラミング言語を使用できることが
認められるであろう。

【００２５】機械読み取り可能な媒体は、機械（たとえ
ば、コンピュータ）によって読み取り可能な形式で情報
を記憶若しくは伝送する任意のメカニズムを含む。たと
えば、機械読み取り可能な媒体は、読み出し専用メモリ
（ＲＯＭ）と、ランダム・アクセス・メモリ（ＲＡＭ）
と、磁気ディスク記憶媒体と、光記憶媒体と、フラッシ
ュメモリ装置と、電気的、光学的、音響的若しくはその
他の形式の伝搬信号（たとえば、搬送波、赤外線信号、
デジタル信号など）と、を含む。

【００２６】〔概要〕図２９は、符号器の一実施例のブ
ロック図である。図２９を参照するに、データ・インタ
フェース（Ｉ／Ｆ）２９０１は、符号化されるべきデー
タ、或いは、復号化後に出力されるべきデータを受信す
るため接続される。ＤＣレベルシフタ２９０２は、デー
タ・インタフェース２９０１に接続され、符号化中及び
復号化中にＤＣレベルシフトを実行する。ウェーブレッ
ト変換器２９０３は、ＤＣレベルシフタ２９０２に接続
され、処理フローの方向に依存して、順ウェーブレット
変換又は逆ウェーブレット変換を実行する。一実施例に
おいて、ウェーブレット変換器２９０３は、５，３−可
逆ウェーブレット変換、及び、５，３−不可逆ウェーブ
レット変換を実行し、画像を２乃至５レベルに分解す
る。ラインバッファ２９０４は、ウェーブレット変換器
２９０３に接続され、ウェーブレット変換を実行する際
に、ウェーブレット変換器２９０３にデータを供給す
る。

【００２７】スカラー量子化／逆量子化ブロック２９０
５は、ウェーブレット変換器２９０３に接続され、スカ
ラー量子化を実行する。一実施例において、スカラー量
子化は、５，３−ウェーブレット変換だけのため使用さ
れる。プリコーダ２９０６は、スカラー量子化ブロック
２９０５に接続され、プリコーディングを行なう。一実
施例において、プリコーダ２９０６は、係数を２の補数
から符号付きの尺度（大きさ）に変換する（復号化の場
合には、逆変換する）。プリコーダは、零ビットプレー
ンを決定する。ワークメモリＡ及びワークメモリＢは、
パケットヘッダ処理器２９０７と共に、プリコーダ２９
０６に接続される。ワークメモリＡ及びワークメモリＢ
と、パケットヘッダ処理器２９０７へのインタフェース
は、ビットモデリングＭＱ符号器２９０８_１−Ｎにも接
続される。各ＭＱ符号器２９０８ _１−Ｎは、符号化デー
タ(JPEG 2000の用語では圧縮データ）を保持する個別の
符号メモリ２９１１_Ｎに接続される。符号メモリからの
符号化データと、パケットヘッダ処理器２９０７からの
パケットヘッダは、符号化データとして出力される。こ
れは、JPEG 2000ビットストリームである。付加的な機
能ブロック（図示しない）は、主ヘッダ及びタイル部ヘ
ッダの作成／読出しのため使用される。ビットストリー
ム及びヘッダは、JPEG 2000符号ストリームを形成す
る。

【００２８】〔サブビットプレーンに対するスキップを
含むコンテキスト・モデル・データ構造〕JPEG 2000に
おいて、（最上位ビット（ＭＳＢ）から始めて下位ビッ
トへ）初期的に全零ではない係数のビットプレーンに対
して、各係数は、有意プロパゲーション、リファインメ
ント、クリーンアップの三つのサブビットプレーンパス
のうちの一つのパスで符号化される。図２Ａには、係数
毎に、１ビットプレーンのサブビットプレーンパスが識
別された８×８符号ブロックの一例が示されている。図
２Ａを参照すると、ＳＰは、有意プロパゲーション・パ
スを表わし、Ｒは、リファインメント・パスを表わし、
Ｃは、クリーンアップ・パスを表わす。図２Ａにおける
指数０〜６３は、符号ブロック走査順序を示す。このよ
うにして、走査順序は、下向きに４係数、次に、最上位
行に戻るという動作を符号ブロック全体に亘って繰り返
す。符号ブロック全体の走査が終了した後、次に、走査
は、各列の５番目の係数から下向きに、残りの符号ブロ
ックの全域に亘って続けられる。

【００２９】典型的な実現例では、ビットプレーンの符
号化パス毎に１回ずつの合計３回に亘って係数のブロッ
ク全体を読み出す。この技術は、各ビットプレーンの有
意プロパゲーション・パスに対し係数ブロックの全体を
読み出し、リファインメント・パスとクリーンアップ・
パスに対して実際に必要とされる係数だけを読み出す方
法を説明する。

【００３０】図２Ａの各セルの左側において、実線は、
リファインメント・サブビットプレーンパスの係数を示
し、点線は、リファインメント・サブビットプレーンパ
スでスキップされた係数を表わす。図２Ａの各セルの右
側の実線は、クリーンアップ・サブビットプレーンパス
に対する係数を示す。パスが係数毎に識別されると、係
数が処理される。

【００３１】データ構造は、後述の処理を用いて、有意
プロパゲーション・パス中に構築される。このデータ構
造は、メモリへのアクセス回数を低減させるため、コン
テキストモデルによって使用される。このデータ構造を
用いることによって、情報が属するパスがどのパスであ
るかを判定するためセル毎に検査し、セルをスキップす
る必要があったのに対して、コンテキストモデルは、メ
モリに１回だけアクセスすればよい。さらに、このデー
タ構造は、たとえば、クリーンアップ・ビットが同時に
４ビットだけ符号化されるときのように、多数の場所へ
同時にアクセスすることを可能にさせる。

【００３２】表１及び表２は、それぞれ、リファインメ
ント・サブビットプレーンパスにおける係数の場所及び
クリーンアップ・サブビットプレーンパスにおける係数
の場所を記述する。インデックス毎に、サブビットプレ
ーンパスにおける係数の個数のランカウントと、異なる
パスに含まれる後続係数の個数のスキップカウントが示
されている。これらのデータ構造は、サブビットプレー
ンパスを効率的に符号化することを可能にさせる。その
ために、他のパスにおける係数をスキップできるように
する。

【００３３】

【表１】

【００３４】

【表２】この処理は、ハードウェア、ソフトウェア、又は、両方
の組み合わせを含む処理ロジックによって実行される。
一実施例において、データ構造を作成し、データ構造を
使用するこの処理ロジックは、図２９のビットモデルン
グＭＱ符号器２９０８_１−Ｎに設けられる。処理中に、
これらのデータ構造を作成するため、データ構造が最初
に初期化される。

【００３５】 ri=0 //リファインメント用インデックス ci=0 //クリーンアップ用インデックス r_run[ri]=0 //リファインメント用ランカウント r_skip[ri]=0 //リファインメント用スキップカウント c_run[ci]=0 //クリーンアップ用ランカウント c_skip[ci]=0 //クリーンアップ用スキップカウント state=INITIAL //状態stateは、INITIAL、SIG_PROP、REFINE又はCLEAN UPである。

【００３６】状態変数は、実行（ラン）の開始と中央を
区別するため使用される。状態変数は、前の係数用の符
号化パスを示す。現在の係数が同じである場合、ラン若
しくはスキップのサイズは増加し、異なる場合、新しい
ランが開始される。符号ブロックの各係数は、別々のカ
ウントを生成するため、符号ブロック走査順に考慮され
る。

【００３７】 For y1=0 to maximum-for-y1 step 4 for x=0 to maximum-for-x step 1 for y2=0 to maximum-for-y2 step 1 process coefficient[x,y1+y2] 上記コードにおいて、y1の最大値は、符号ブロックの高
さ（"(height-1)&〜3"）よりも小さい４の最大の整数倍
である。xの最大値は、符号ブロックの"width-1"であ
る。y2の最大値は、３と"height-y1-1"の小さい方であ
る。各係数を処理する手続の一実施例は、以下の通りで
ある。

【００３８】 if 係数が前のビットプレーンにおいて有意である、then if stateがREFINEでない、then ri=ri+1 r_run[ri]=1 r_skip[ri]=0 state=REFINE else r_run[ri]=r_run[ri]+1 c_skip[ci]=c_skip[ci]+1 else if 係数の近傍が有意である、then (係数は予測された有意な符号） r_skip[ri]=r_skip[ri]+1 c_skip[ci]=c_skip[ci]+1 state=SIG_PROP else stateがCLENUPではない、then ci=i+1 c_run{ci]=１ c_skip[ci]=0 state=CLEANUP else c_run[ci]=c_run[ci]+1 r_skip[ri]=r_skip[ri]+1 //。

【００３９】この手続を適用した結果、有意プロパゲー
ション・パスの全係数は符号化され、リファインメント
・ビット及びクリーンアップ・ビットに対するデータ構
造が作成される。

【００４０】必要に応じて、ランカウントは、行を超え
て元に戻らないようにすることができる。この行のラッ
プアラウンドを防止するための処理の一実施例は、以下
の疑似コードに記載される。これにより、境界を非常に
簡単に取り扱うことが可能になる。

【００４１】

【００４２】ソフトウェアの場合、ラン値及びスキップ
値を整数（３２ビットコンピュータの場合には、３２ビ
ットなど）として保持することが最も好都合である。最
悪のケースは、長さ０のランでスタートした長さ１のラ
ンである。JPEG 2000において、符号ブロックの係数
は、最大で４０９６個に制限される。符号ブロックの幅
と高さも最大で１０２４個の係数に制限される。全部で
４０９６個の係数の任意のサイズの符号ブロックに対
し、ランカウントが行のグループの全域で継続する場
合、４０９７個のメモリロケーションが、そのメモリサ
イズに対するメモリロケーションの最大数である。６４
×６４の符号ブロックに対し、ランカウントが４行ずつ
のグループ毎にスタートする場合、（４×６４＋１）×
（６４／４）＝４１１２個のメモリロケーションが最大
値である。１０２４×４の符号ブロックに対し、ランカ
ウントが４行ずつのグループ毎にスタートする場合、
（４×４＋１）×（１０２４／４）＝４３５２個のメモ
リロケーションが最大値である。

【００４３】ハードウェアのメモリを節約するため、最
小限の固定数のビットがランカウント及びスキップカウ
ントのため使用され得る。最初のカウントがランカウン
トとスキップカウントのどちらであるかを示す標識が信
号（たとえば、１ビット信号標識）で示されたとき、ラ
ンカウントは１よりも大きい（かつ、０を符号化する能
力は要求されない）。全部で４０９６個の係数をもつ任
意のサイズの符号ブロックに対して、ライン（行）のグ
ループに対してランカウントが継続する場合、最初のカ
ウントがランであるか、又は、スキップであるかを示す
ために、１ビットが使用され、４９，１５３ビット全体
に対して、４０９６×１２ビットが使用される。６４×
６４符号ブロックに対して、ランカウントが４行ずつの
グループ毎に始まる場合、４行ずつの各グループに対し
最初のカウントがランであるかスキップであるかを示す
ため１ビットが使用される。かくして、ビット数は、１
×６４／４＋４０９６×１２＝４９，１６８ビットであ
る。１０２４×３の符号ブロックに対し、ランカウント
が４行のグループ毎に始まる場合、ビット数は、１×１
０２４／４＋４０９６×１２＝４９，４０８ビットであ
る。

【００４４】可変長符号の一実施例は、カウントを表現
するため使用され得る。表３では、小さいカウントが少
数のビット（たとえば、３ビット）で表現され、大きい
カウントは、多数のビット（たとえば、１３ビット）で
表現される。このようなアプローチの目標は、比較的小
さい符号語を頻繁に使用できるように、殆どのカウント
を、１、２、３若しくは４で表わすことである。より簡
単に実現するために、二つのサイズだけが使用される。
しかし、三つ以上のサイズを使用して、複雑さを増して
も構わない。

【００４５】

【表３】この符号の場合、全てのランレングスが１（すなわち、
全符号語が３ビット）となるときに最悪の状況が生ず
る。３通りの状況（行を横断してカウントする状況、４
行ずつのグループによる６４×６４符号ブロックの状
況、４行ずつのグループによる１０２４×４符号ブロッ
クの状況）に対し、総ビット数は、それぞれ、１２，２
８９ビット、１２，３０４ビット、及び、１２，５４４
ビットになる。

【００４６】メモリ使用量の削減は、もっと複雑な可変
長符号を用いることによって達成される。優れた構造の
符号は、表４に示されるような、ガンマ符号、γ^１又は
γ（BBell, Cleary, Whitten "Text Compression", Pre
nice Hall, NJ, 1990のAppendix A）である。

【００４７】

【表４】 γ^１とγは、符号語のビットの並べ方だけが相違する。
γ^１符号語中の"_"は、符号語の一部ではなく、カウン
タからプレフィックスを分離することによって見易くさ
せるためのものである。最悪の状況は、３ビットを必要
とする２のカウントの場合に生じる。３通りの状況（行
を横断してカウントする状況、４行ずつのグループによ
る６４×６４符号ブロックの状況、４行ずつのグループ
による１０２４×４符号ブロックの状況）に対し、必要
とされる総ビット数は、それぞれ、６，１４５ビット、
６，１６０ビット、及び、６，４００ビットになる。

【００４８】表５は、最長符号語が１６ビットで表わさ
れるカウント１．．．４０９６に対する符号の一実施例
である。カウント１、２、３、４又は５は、それぞれ、
１、２、３、４及び５によって表現される。カウント６
〜２１は、８ビットで表わされる。カウント２２〜４０
９６は、１６ビットで表わされる。３及び６のカウント
は、最悪の状況である。３通りの状況（行を横断してカ
ウントする状況、４行ずつのグループによる６４×６４
符号ブロックの状況、４行ずつのグループによる１０２
４×４符号ブロックの状況）に対し、総ビット数は、そ
れぞれ、５，４６３ビット、５，４７８ビット、及び、
５，７１８ビットである。

【００４９】

【表５】ハードウェアによる可変長符号を使用する場合、同じク
ロックサイクル中にランカウントとスキップカウントの
両方へアクセスすることが望ましい。一実施例におい
て、メモリは、最小サイズよりも１語（たとえば、１６
ビット）分だけ大きいので、フラッシュが簡単である。
たとえば、１６ビット語の場合、ランカウントは１６３
ビットを使用する。したがって、最後の語は３ビットだ
けを使用する。これにより、１語を完成するために、１
３ビットをパディングする必要が生じる。スキップカウ
ントは８５ビットを使用する。したがって、最後の語
は、５ビットしか使用しない。このため、１語を完成す
るには、１１ビットをパディングする必要がある。メモ
リサイズが、メモリサイズ≧（（１６３＋１３）／１６）＋（（８５
＋１１）／１６）すなわち、メモリサイズ≧１７であるならば、ランカウントとスキップカウントのパデ
ィングは独立でもよい。サイズが１６であるならば、１
語は、ランカウントと、スキップカウントと、両者の間
のパティングとを含む。図３０には、ランカウントとス
キップカウントの両方を備えた１６ビット語の一例が示
されている。

【００５０】図２Ｂは、可変長ラン・スキップカウント
用のメモリの説明図である。このメモリ構造によれば、
ランカウントをメモリの一方側（２０１）から開始し、
スキップカウントをメモリの他方側（２０２）から開始
させることが可能である。メモリの一方側２０１は、始
まりでも終わりでもよく、他方側２０２は、終わりでも
始まりでもよい。これにより、１ラン可変語と１スキッ
プ可変語のスタートは、同時にわかっているので、ラン
カウントとスキップカウントを同時並行的に復号化でき
るようになる。そのため、ランカウントを先に復号化
し、その長さを判定し、次に、スキップカウントを復号
化しなくてもよい。直列的である場合（ラン・スキップ
・ラン、以下同様である場合）、（一方を復号化しない
限り他方を見つけられないので）一つずつ判明すること
になる。

【００５１】別個のスキップカウント及びランカウント
は、図２Ｂに示されたメモリで情報を復号化するため使
用される。或いは、１台の復号器をスキップカウントと
ランカウントの両方で共用してもよい。

【００５２】〔コンテキストモデル用ハードウェア〕コ
ンテキストモデルはハードウェアに実現される。ハード
ウェアにおいて、一つの目標は、ＭＱ符号器が待機状態
にならないように、できる限り早く次のコンテキストを
生成することである。

【００５３】〔メモリ構成〕図３の（Ａ）〜（Ｄ）は、
コンテキストモデルの実施例のための近傍係数及びメモ
リ構成を示す図である。個別の係数用のコンテキストモ
デルは、図３Ａに示されるように、高々、３×３近傍に
基づいている。一実施例において、４ビットが同時に処
理される。このような状況において、４個の係数３１１
〜３１４のグループに対するコンテキストモデルは、図
３Ｂに示されるように、高々、３×６近傍に基づいてい
る。ハードウェアへのメモリアクセスは、２のべき乗で
グループ化されたデータを処理することが屡々望まし
い。したがって、３×６領域を含むような２のべき乗に
基づく領域は、４×８領域である。図３の（Ｃ）は、係
数の４×８領域の部分集合である３×６近傍を示す図で
ある。図３の（Ｃ）の４×８領域全体へのアクセスは、
同一のメモリ若しくは同一ではないメモリはの別々のア
クセスとして実行される。図３の（Ｄ）は、４個の２×
４領域３０１〜３０４に分割された４×８領域を示す。
２×４領域は、並行したランダムアクセスのため、異な
るメモリへ個別に格納される。このメモリ構造によっ
て、係数のグループからのコンテンツを判定するため必
要な全ての情報をメモリから、順番にではなく、同時に
読み出すことが可能になる。すなわち、係数情報の４×
８ブロック全体は、同時にアクセスされる。

【００５４】図４は、１６×１６符号ブロックに対する
ランダムアクセス用の有意メモリ構成の一実施例を示す
図である。一実施例では、たとえば、３２×３２、６４
×６４のような他のサイズを取り扱うことができるが、
これらのサイズには限定されない。図４を参照するに、
各係数は、４個のメモリ（Ａ、Ｂ、Ｃ又はＤ）のうちの
一つに割り当てられる。一部のグループ（一番上の２行
と一番下の２行）は、他のグループのサイズの半分のサ
イズである。その理由は、図３の（Ｄ）において、符号
ブロックの最初の２行に対し、一番上の２行が符号ブロ
ックの外側にある（エッジから外れている）からであ
る。同様な境界条件は、符号ブロックの一番下にも現れ
る。

【００５５】一実施例において、メモリは、有意状態用
の係数に対し１ビット（１アドレスについて全部で８ビ
ット）を記憶する。他の一実施例において、メモリは、
有意状態用の係数とサイン毎に２ビット（１アドレスに
ついて全部で１６ビット）を記憶する。さらに別の一実
施例において、これらのメモリは、全係数（Ｎが１個の
係数のサイズを表わすとき、８Ｎビット）を記憶する。
他の一実施例において、全部の係数がこれらのメモリに
記憶されない場合、１係数毎に１個のアドレスを備えた
補助的な一つのメモリが使用される。

【００５６】以下のベリログ(Verilog)コードは、２個
の６ビットアドレス入力（"x"及び"y")を、（６４×６
４符号ブロック用）コンテキストモデルの制御ロジック
から、メモリＡ、Ｂ、Ｃ、若しくはＤを指定するため
の、メモリへの７ビットアドレス出力("addr")と、２ビ
ットバンク選択とに変換する、一実施例である。

【００５７】 module makeAddress(x,y,addr,bank); input [5:0] x; /* ｘは、ビット５〜０をもち、ビット５がＭＳＢである */ input[5:0] y; output[6:0] addr; output[1:0] bank; wire[5:0] yp2; assign yp2 = y + 2; assign addr = {yp2[5:3],x[5:2]} assign bank = {yp2[2],x[1]} endmodule /* おわり。

【００５８】１番目のアサイン文は、境界に対するオフ
セットを設定する。すなわち、オフセット"assign yp2
= y + 2"は、図４に示されるように４行のグループの適
切な配置を行なうため使用される。２番目のアサイン文
は、入力yのビット５〜３と、入力xのビット５〜２と連
結したオフセットの合計へのアドレスを、数の下位部分
としてセットする。３番目のアサイン文は、入力yのビ
ット２と、入力xのビット１と連結したオフセットの合
計と一致するバンクを設定する。

【００５９】〔有意プロパゲーション・パス〕図５は、
ランダムアクセス用の有意プロパゲーション・パスに使
用されるメモリ及びレジスタの一実施例を示す図であ
る。図５によれば、アドレスＡは、データ出力を生成す
るためメモリＡへ入力され、データ出力はレジスタ５０
１にも保持される。アドレスＢに応答して、メモリＢ
は、データを出力し、出力されたデータは、レジスタレ
ジスタ５０２にも保持される。同様に、メモリＣは、ア
ドレスＣに応答してデータを出力し、出力はレジスタ５
０３に保持される。最後に、メモリＤは、アドレスＤに
応答してデータを出力し、そのデータはレジスタ５０４
に記憶される。一実施例において、各メモリＡ〜Ｄの出
力は、２×４領域であり、全体として、４×８領域（た
とえば、図６の領域６０１）を作成する。

【００６０】図５に示されたメモリ及びレジスタの全出
力は、全体として、有意ビットの６×６領域を与える。
これは、他の実施例では、有意状態及びサイン、又は、
実際の係数になり得ることに注意する必要がある。すな
わち、メモリＡ〜Ｄからの並列に使用されるデータは、
前のサイクルにメモリＡ〜Ｄから読み出されレジスタ５
０１〜５０４に保持されたデータと組み合わされる。こ
の有意ビットと、コンテキストモデルからのフィードバ
ックを合わせた領域は、係数の４×４領域が存在するパ
スを決定するために十分な領域である。

【００６１】図６は、メモリから読み出され、ランダム
アクセスのためレジスタに保持された有意状態を示す図
である。図６によれば、領域６０１は、メモリから読み
出された４×８領域を示す。領域６０２は、メモリＡ〜
Ｄから読み出され、コンテキストモデリングのため使用
される３×６領域を示す。領域６０３は、レジスタ５０
１から５０４に記憶され、コンテキストモデリングに使
用される３×６領域を示す。領域６０４は、処理される
係数の４×４領域を示す。図６には、メモリＡ〜Ｄのメ
モリロケーション及びレジスタから得られた８×８ブロ
ックの典型的な２×４部分が示されている。

【００６２】有意プロパゲーション・パス用のアドレス
生成ロジックの一実施例は、以下の疑似コードに記載さ
れる。アドレッシングはデータに依存しないこと、及
び、零データは境界に設けられることに注意する必要が
ある address_A_y=0 address_B_y=0 address_C_y=0 address_D_y=0 for y=0 to 60 step 4 address_A_x=0 address_C_x=0 read memory A （次に登録される） read memory C （次に登録される） assert clear for memory B register （次にクリアされる） assert clear for memory D register （次にクリアされる） for x=0 to 60 step 4 address_A_x=x+4 address_B_x＝ｘ address_C_x＝ｘ address_D_x=x if x < 60 then read memory A （次に登録される） read memory C （次に登録される） else use "all bits zero" for memory A output use "all bits zero" for memory B output read memory B （次に登録される） read memory D （次に登録される）係数x...x+3,y...y+3の4x4ブロックを処理 if y AND 4==0 address_A_y=address_A_y+8 address_B_y=address_B_y+8 else address_C_y=address_C_y+8 address_D_y=address_D_y+8 /* 。

【００６３】４×４ブロックを処理するため、同じパス
のビットのランは一緒に取り扱われる。リファインメン
ト・パスの行にＮ個の係数が存在する場合、以下の疑似
コードがそれらを処理するため使用される。

【００６４】

【００６５】この疑似コードは、１個の係数ではなく、
Ｎ個の係数が処理されていることを示すため、１の代わ
りにＮが使用されている点を除くと、上述のコードと類
似していることに注意する必要がある。

【００６６】Ｎ個の係数がクリーンアップ・パスの行に
存在する場合、以下の疑似コードは、係数を処理するた
めのプロセスの一実施例を表わす。

【００６７】

【００６８】図７は、有意プロパゲーション・パスロジ
ックの一実施例のブロック図である。一実施例におい
て、このロジックは、図２９のビットモデリングＭＱ符
号器２９０８_１−Ｎに含まれる。係数毎のパスは、１係
数当たりにつき、有意プロパゲーション又はそれ以外、
リファインメント又はそれ以外、及び、クリーンアップ
又はそれ以外の３ビットで表現された４×４領域に対す
るパスである。図５において、メモリＡ〜Ｄのアクセス
動作を制御することによって、４×４ブロックがメモリ
から取り出され、有意プロパゲーション・パスが実行さ
れる。各４×４ブロックを調べると、多数のパス中のラ
ンが識別され、有意パス中の係数を符号化する必要があ
り、一方、リファインメント・オア及びクリーンアップ
・パスに対するランカウント及びスキップカウントは、
同時に一つのランを処理するため識別される。ブロック
内で（走査順による）前のビット（或いは、新しい符号
ブロックの始まりの場合には前の符号ブロック）は、有
意プロパゲーション・ビットであり、現在状態は有意プ
ロパゲーションではなく、新しいランが始まる。このよ
うな場合に、インデックスは、ラン・スキップカウント
を保持するテーブル内でインクリメントされる（たとえ
ば、スキップを零にセットし、ランを第１の値にセット
する）。ランカウントとスキップカウントの両方のテー
ブルは、このようにしてインクリメントされ、同時に、
４×４ブロックを処理する。４×４ブロックの前のビッ
トがリファインメント・パス又はクリーンアップ・パス
にあり、より多くのこのようなデータが後に続くとき、
現在ランのカウントはインクリメントされる。Ｎが２の
べき乗を表わすとき、たとえば、４×Ｎ領域を含む他の
サイズの領域を使用してもよい。

【００６９】図７を参照するに、８×８領域用の有意状
態７０１は、パスを決定するロジック７０２への入力で
ある。図３１は、典型的な８×８領域の説明図である。
有意状態７０１は、たとえば、リファインメント・パス
の行にＮ個の係数が存在することを示す情報を含む。こ
のような情報は、上述のようなテーブルからアクセスさ
れる。決定パスロジック７０２は、８×８領域の中央の
６×６領域内の１６個の３×３領域を調べる。係数Ａ〜
Ｉは、１番目の３×３領域を表現する。図３２は、決定
パスロジック７０２の一実施例の構成図である。図３２
におけるロジックは、４×４ブロック内の各係数に対し
て１回ずつとして、１６回繰り返される。領域は、３×
３領域以外のサイズでもよく、処理される領域の数は、
同時に１６個より多くても少なくても構わないことに注
意する必要がある。

【００７０】図３２を参照するに、係数Ａ〜Ｃの全ビッ
トは、ＯＲゲート３２０１へ入力される。係数Ｄ及びＦ
の全ビットは、ＯＲゲート３２０２の入力へ供給され
る。係数Ｇ〜Ｉの全ビットは、ＯＲゲート３２０３の入
力へ供給される。ＯＲゲート３２０１〜３２０３の出力
は、ＯＲゲート３２０４の入力へ接続される。ＯＲゲー
ト３２０４の出力は、インバータ３２０６の入力と、Ａ
ＮＤゲート３２０８の入力とに接続される。係数Ｅは、
リファインメント信号７０４の１６ビット出力を表わ
し、インバータ３２０５の入力へ供給され、インバータ
３２０５の出力はＡＮＤゲート３２０８の別の入力と、
ＡＮＤゲート３２０７の入力とに供給される。ＡＮＤゲ
ート３２０８の出力は、有意プロパゲーション信号７０
３である。インバータ３２０６の出力は、ＡＮＤゲート
３２０７の他の入力へ供給される。ＡＮＤゲート３２０
７の出力は、クリーンアップ信号７０５である。

【００７１】動作中に、有意状態ビットＥのいずれかが
０である場合、ＡＮＤゲート３２０８の出力は、０であ
るビットのビット位置に対応し、有意状態が係数Ａ〜Ｄ
若しくは係数Ｆ〜Ｉのいずれかに対して１である場合
に、有意プロパゲーション信号７０４は、１に変化す
る。同様に、有意状態ビットＥのいずれかのビットが０
である場合、ＡＮＤゲート３２０７の出力は、そのビッ
トのビット位置に対応し、これにより、クリーンアップ
信号７０５は、係数Ａ〜Ｄ若しくは係数Ｆ〜Ｉに対する
有意状態ビットが全て０である場合、１に変化する。

【００７２】決定の結果として、ロジック７０２は、有
意プロパゲーション信号７０３、リファインメント・パ
ス信号７０４、又は、クリーンアップ・パス信号７０５
のうちのいずれかをアサート（真の状態に）する。一実
施例において、各信号７０３〜７０５は、１６ビット幅
である。信号７０３、７０４及び７０５における対応し
た各ビットに対し、唯一のビットが１であり、他の２個
のビットが０である。かくして、１６個のロケーション
に３通りの確率が存在する。ロジック７０２の各出力
は、選択ロジック（たとえば、マルチプレクサ（ＭＵ
Ｘ））７０７の一方の入力へ供給される。

【００７３】選択ロジック７０７は、現在の係数に関し
て、現在の係数に対するパスを示す３個のパスビットを
生成し、パスビットを制御ロジック７０９へ送る。３個
のパスビットのうちの１ビットだけが、制御ロジック７
０９から出力されたカウント信号７０８に応答してアサ
ートされる。カウント信号７０８は、４×４ブロック内
の１６個の係数のうちの何れの係数が現在処理中の係数
であるかを示す。リファインメント・ビットラン及びク
リーンアップ・ビットランを取り扱うとき、カウント信
号７０８は１よりも大きい数でインクリメントされる。
かくして、決定パスロジック７０２の各出力の１６ビッ
トのうちで、その係数に対応した３個の出力毎のビット
が出力される。

【００７４】リファインメント・パス信号７０４及びク
リーンアップ・パス信号７０５は、フィードバックカウ
ント信号７０８と共に、マスク７０５へ入力される。カ
ウント信号７０８は、４×４領域内の現在の係数位置、
たとえば、０．．．１５である。これらの入力に応答し
て、マスク７０５は、カウント７０８によって示される
ように、既に実行された係数をマスクし、未だ符号化さ
れていない係数だけを組み入れる。たとえば、３個の係
数が既に処理されているとき、マスク７０５は、リファ
インメント出力及びクリーンアップ出力（７０４及び７
０５）の夫々の３個の信号ラインをマスクする。

【００７５】マスク７０５は、（一実施例において）一
部の信号が１にマスクされた信号７０４及び信号７０５
を表現する２個の出力を生成し、優先度符号器７０６へ
供給する。マスク７０５の出力は、マスクされたリファ
インメント標識及びマスクされたクリーンアップ標識
（たとえば、信号）である。

【００７６】２個の入力に応じて、優先度符号器７０６
は、次のリファインメント・ビット（又は係数）と、有
意プロパゲーション・パスに対する次の非クリーンアッ
プ・ビットとを検出し、これらのビットを制御ロジック
７０９へ入力する。一実施例において、優先度符号器７
０６は、零検出優先度符号器である。その際、優先度符
号器７０６は、符号ブロック内のビット（若しくは係
数）の現在位置を先行する零のカウントに変換する。一
実施例において、これは、以下の真理値表を使用して行
なわれる。

【００７７】真理値表入力｜出力１ × × × × × ｜００１ × × × × ｜１０１１ × × × ｜２ (以下、同様に続く）。

【００７８】マスク７０５、優先度符号器７０６、及び
選択ロジック７０７は、決定パスユニット７０２からの
出力を受信し、次の非リファインメント係数及び次の非
クリーンアップ係数を示す出力と、現在係数に対するパ
スとを生成する処理ユニットを構成する。

【００７９】入力に応答して、制御ロジック７０９は、
リファインメント・次のインデックス、リファインメン
ト・ラン標識、リファインメント・スキップ標識、クリ
ーンアップ・次のインデックス、クリーンアップ・ラン
標識、クリーンアップ・スキップ標識、及び、有意プロ
パゲーション標識を生成する。制御ロジックへの入力
は、以下の通りである。

【００８０】次の非リファインビット位置 "R" 次の非クリーンアップビット位置 "C"

【００８１】以下の疑似コードは、図７に示された有意
プロパゲーション・パスロジックの動作を説明する。

【００８２】 count = 0 while (count < 16) mask = (1 << count)-1 refinement_masked = refinement | mask use priority encoder to find next non-refinement bit cleanup_mask = clean_up | mask use priority encoder to fine next non-cleanup bit if current bit is in significance propagation pass process coefficient as significance propagation count = count + 1 else if current bit in refinement pass N = "next non-refinement bit" ? count process N bits as refinement pass count = count + N else N = "next non-cleanup bit" ? count process N bits as cleanup pass count = count + N /* 。

【００８３】有意状態は、"1"係数が有意プロパゲーシ
ョン・パスで符号化されるときにいつでも、ＭＱ復号器
（符号化中には、ＭＱ符号器、若しくは、係数値）から
更新される。

【００８４】コンテキストモデが１クロックサイクルで
動作し、ＭＱ符号器が１クロックサイクルで動作する場
合を考えると、二つのクロックサイクルはフィードバッ
クが存在するときに必要とされる。図８には、最悪の状
況が起こる可能性のある４×４ブロック上での性能の一
例が示されている。８個のコンテキストモデルと、コン
ポーネントクロックレートの２倍で並列的に動作するＭ
Ｑ符号器は、１係数について７個のビットプレーンを復
号化できなければならない（８×２／２．２５≒７）。
有意プロパゲーション・パス内でスキップが生じない場
合、最悪の状況の性能は、最大で１係数当たりについて
５．５ビットプレーンまで低下する。何れのパスにおい
てもスキップが生じない場合、最悪の状況における性能
は、１係数あたりについて高々４ビットプレーンまで低
下する。

【００８５】〔ソフトウェアによる有意プロパゲーショ
ン・パススキップ〕ソフトウェアの場合、多数のメモリ
からの並列アクセスは実現不可能である。そのため、一
実施例では、符号ブロックは、係数の４×４グループに
分割される。グループ毎に、カウントは、有意なビット
数を維持する。このような場合、必要な最大メモリ量
は、２５６×５ビットである。リファインメント・パス
に存在する全ての係数のブロックのカウントは１６であ
る。カウント０のブロックは、全てクリーンアップでも
よく、全部がクリーンアップであるかどうかを調べるた
めには、近傍を検査するだけでよい。

【００８６】〔クリーンアップ・パス及びリファインメ
ント・パス〕クリーンアップ・パスの場合、アドレッシ
ングは、データに依存し、以下の疑似コードを用いて生
成される。クリーンアップ・パス内の次の係数のアドレ
スｘ，ｙは、入力される。

【００８７】 module cleanupAddress(x,y,addrA,addrB,addrC,addrD) input[5:0]x; input[5:0]y; output[6:0]addrA; output[6:0]addrB; output[6:0]addrC; output[6:0]addrD; wire[5:0]yp2; wire[4:0]ax; wire[4:0]bx; wire[4:0]cx; wire[4:0]dx; assign yp2 = y+2; assign ax = (x[1:0]==3)?x[5:2]+1:x[5:2]; assign cx = (x[1:0]==3)?x[5:2]+1:x[5:2]; assign bx = (x[1:0]==0)?x[5:2]-1:x[5:2]; assign dx = (x[1:0]==0)?x[5:2]-1:x[5:2]; assign ay = y[2]?yp2[5:3]+1:yp2[5:3]; assign by = y[2]?yp2[5:3]+1:yp2[5:3]; assign cy = yp2[5:3]; assign dy = yp2[5:3]; assign addrA = {ay,ax} assign addrB = {by,bx} assign addrC = {cy,cx} assign addrD = {dy,dx} endmodule /* 。

【００８８】クリーンアップ・パスに使用されるアドレ
ッシングは、リファインメント・パスにも使用される。
しかし、リファインメント・パスの場合、より小さい近
傍でも十分に足りる。

【００８９】 If (yp2[1:0]==1) or (yp2[1:0]==2) then if yp2[2] == 1 then just read memories C and D else just read memories A and B else read memories A,B,C and D /* 。

【００９０】〔全てのパスに対する逐次的なアドレッシ
ング〕全てのパスに対し逐次的なアドレッシングを行な
う場合、二つのメモリを使用するより簡単なメモリ構成
が用いられる。図９を参照するに、各４×４領域は、二
つのメモリＡ又はＢのうちの一方に割り当てられる。こ
れにより、１６×１６ブロックに対し要求されるあらゆ
る並列アクセスが可能になる。１番目の符号ブロックは
半分しか使用されない。なぜならば、オフセットは上述
のオフセットと類似し、一番上の２行が実際に処理され
るデータを収容しない図６に示されるような８×８ブロ
ックを処理するとき、係数の２行分だけが該当するから
である。

【００９１】図１０には、有意プロパゲーション・パス
のため使用されるメモリ路のメモリ及びレジスタの一実
施例が示されている。図１０によると、メモリＡは、ア
ドレスＡに応答してデータ出力を生成する。同様に、メ
モリＢは、アドレスＢに応答してデータ出力を生成す
る。２×２クロスバー１００３は、メモリＡ及びＢの出
力に接続された入力を有する。クロスバーの一方の出力
はレジスタ１００１と、メモリ路の一方の出力と、に接
続される。クロスバーのもう一方の出力は、レジスタ１
００２と、メモリ路のもう一方の出力と、に接続され
る。かくして、メモリＡ及びＢの出力は、いずれかのレ
ジスタ１００１及び１００２に保持され、いずれかのメ
モリ路へ出力される。メモリＡ及びＢから読み出される
データは４×４領域に対するデータである。レジスタ１
００１及び１００２は、５×４領域を格納する。レジス
タがロードされたとき、最も右側の１×４列は、最も左
側の１×４列へ移され、その他の列は、メモリデータ出
力から入れられる。クロスバー１００３は、データが１
行ずつ処理されるときに、データを出力へ行き来させる
ことにより、メモリＡ及びＢからメモリ路の適切な出力
へのデータの出力を制御する。

【００９２】図１１は、図１０のメモリ及びレジスタが
コンテキストモデル動作のため適切な領域を設けるため
使用される状況を説明する図である。図１１によれば、
領域１１０２は、処理されるべき係数の４×４領域であ
る。領域１１０１は、コンテキストモデリングのため使
用されたレジスタ１００１及び１００２に格納された５
×６領域（５×６領域よりも上及び下の５×１領域は無
視される）を表現する。領域１１０３は、メモリからの
４×８領域である。領域１１０４は、コンテキストモデ
リングのため使用されたメモリからの１×６領域であ
る。

【００９３】三つの符号化パスの全てに対するメモリア
ドレッシング用の疑似コードの一実施例を以下に説明す
る。

【００９４】 address_A_y=0 address_B_y=0 for y=0 to 60 step 4 address_A_x=0 address_B_x=0 clear registers read memory A （次に登録されるであろうメモリＡ） read memory B （次に登録されるであろうメモリＢ） for x=0 to 60 step 4 address_A_x=x+4 address_B_x=x+4 if x < 60 then read memory A （次に登録されるであろうメモリＡ） read memory B （次に登録されるであろうメモリＢ） else use "all bits zero" for memory A output use "all bits zero" for memory B output process 4x4 block of coefficients x...x+3,y...y+3 if y AND 4==0 address_A_y=address_A_y+8 else address_B_y=address_B_y+8 メモリは、リファインメント・パス及びクリーンアップ
・パスのための正しいパスを示すため状態を収容する。
状態は、三つの状態（有意プロパゲーション、クリーン
アップ及びリファインメント）を識別するため、１係数
毎に２ビットである。

【００９５】有意プロパゲーション・パス中に、状態
は、１６個の全ての係数に関して並列に、有意係数の場
合にはリファインメントに設定され、非有意係数の場合
にはクリーンアップに設定される。１６個の係数に関す
る処理が継続すると共に、有意プロパゲーション・パス
に存在する係数の状態は、クリーンアップから有意プロ
パゲーションへ変更される。状態は、１係数毎に１ビッ
トであり、この１ビットをパスビットと呼ぶ。一実施例
において、有意状態及びパスビットは、正しいパスを決
定するため使用される。表６は、パスビットの用法を例
示する。係数１個について１ビットが使用されるので、
メモリ使用量は、ここで説明するラン・スキップカウン
ト法よりも減少する。

【００９６】

【表６】一実施例において、表６のリファインメント・パス内^＊
は、４×４ブロックに対する処理のスタート時に全１６
係数に関して並列に行なわれる。

【００９７】２×４領域へのアクセスを与えるメモリ
は、係数毎に有意状態と、パスビットと、サインビット
とを備えた４８ビット幅でもよい。

【００９８】図１２は、上記の表６を実現し、現在パス
に存在する各係数を検出するため優先度符号器を使用す
るパス決定ロジックの一実施例のブロック図である。図
１２を参照するに、決定パスロジック１２０３は、６×
６領域に対する有意状態１２０１と、４×４領域に対す
るパスビット１２０２と、現在パスを示す現在パス信号
（又はその他の標識）１２２０と、を受け取る。パスビ
ット１２０２は、４×４領域内の係数毎の信号（すなわ
ち、１６個の信号）を含む。これらの入力に応答して、
決定パスロジック１２０３は、４×４領域に対するパス
を指定するため出力を生成する。その際に、４×４領域
における各係数に対し、決定パスロジック１２０３は、
有意プロパゲーション・パス内の有意プロパゲーション
・パスビットを示す信号１２０４、リファインメント・
パス内の係数に対するリファインメント・パスビットを
示す信号１２０５、又は、クリーンアップ・パス内の係
数に対するクリーンアップ・パスを示す信号１２０６を
アサートする。

【００９９】選択ロジック１２０７は、現在パス信号１
２２０に応答し、標識１２０４〜１２０６のうちの一つ
をマスクロジック１２０８へ出力する。一実施例におい
て、選択ロジック１２０７は、１６×３：１マルチプレ
クサ（ＭＵＸ）を含む。マスクロジック１２０８は、カ
ウント信号１２０１０に応答して信号を生成し、カウン
ト信号は、現在処理されている係数を指定する。マスク
１２０８の出力は、優先度符号器１２０９へ供給され、
優先度符号器１２０９は、その信号を制御ロジック１２
１２へ出力する。マスクロジック１２０８及び優先度符
号器１２０９は、図７に示された同じ名前のロジック及
び符号器と同じように動作する。制御ロジック１２１２
は、入力に応答して、符号若しくはアイドル状態標識を
信号ライン１２１３に生成し、カウント信号１２１０を
生成する。

【０１００】次のパスビットロジック１２１１は、優先
度符号器１２０９からの（現在処理中の位置を示す）出
力と、現在パス信号１２２０と、ＭＱ符号器からの新し
い有意状態１２２１と、リファインメント・パス信号１
２０５と、を受け取る。リファインメント・パス信号１
２０５は、先行の係数が有意であるかどうかを示すこと
により、有意状態情報を表現する。現在パス信号１２２
０と、新しい有意状態１２２１は、全体として、処理が
クリーンアップ・パスで行なわれているかどうかを示
す。この入力に応答して、次のパスロジック１２１１
は、次のパスビットを生成し、この次のパスビットは、
表６における符号０のケースと符号１のケースを区別す
るために出力として使用される。次のパスビットは、メ
モリに保持され、次に、パスビット１２０２として使用
される。

【０１０１】次に、図１２におけるロジックの動作を疑
似コードで説明する。このような機能は、ＭＱ符号器２
９０８_１−Ｎに組み込まれる。有意状態及びパスビット
は、１回目のクリーンアップ・パスを処理する前にクリ
アされる。

【０１０２】 count=0 if significance propagation pass then set next pass bit to "1" for all coefficients in refinement pass while (count<16) if significance propagation pass then in_pass=coefficients in significance propagation pass else if refinement pass then in_pass=coefficients in refinement pass else in_pass=coefficients in cleanup pass mask=(1<<count)-1 in_pass_masked=in_pass AND (NOT mask) use priority encoder to find next coefficients in pass, N if next coefficient found code coeff N if significance propagation pass then next pass bit=NOT next significance state else next pass bit=pass bit count=N+1 else count=16 idle for coeff N next pass bit=pass bit /* 。

【０１０３】上記コードにおいて、変数in_passは、
３：１多重化関数の出力である。変数maskは、マスクを
表現し、変数in_pass_maskedは、マスクを適用した結果
を表現する。変数Nは、パス中の次の係数を表現し、優
先度符号器の出力である。変数Nが検出されると、符号
体系の制御機能がその後に続く。

【０１０４】上述のコードcode coeff Nは、係数が現在
パスに存在するときに、係数を符号化することを意味す
る。コードidle for coeff Nは、ランを処理中に実行さ
れる。

【０１０５】〔２重コンテキスト生成〕コンテキスト
は、屡々、最後に符号化されたビットに依存し、復号化
の際にＭＱ符号器とコンテキストモデルの間に時間的に
重大なフィードバックループを生じさせる。このコンテ
キストモデル遅延を単純な多重化のための時間まで短縮
するため、コンテキストモデルは、復号化中の現在ビッ
トが０であるときのための一方のコンテキストと、復号
化中の現在ビットが１であるときのためのもう一方のコ
ンテキストの二つのコンテキストを生成することができ
る。ビットが既知である場合、コンテキストの選択が行
なわれる。

【０１０６】図１３は、２重コンテキスト生成ロジック
の一実施例のブロック図である。図１３を参照するに、
コンテキストモデルは、コンテキスト０、イネーブル
０、コンテキスト１、及びイネーブル１を生成する。コ
ンテキストモデルは、２個のコンテキスト０及び１を生
成し、両方のコンテキストがマルチプレクサ（ＭＵＸ）
１３０２へ送られる。マルチプレクサ１３０２は、信号
を受信するよう接続され、コンテキストが有効であるか
どうかを示すコンテキスト標識と、ビットを符号化すべ
きであるかどうかを示すイネーブル標識を生成する。こ
れらの出力は、ＭＱ符号器１３０３の入力へ供給され、
ＭＱ符号器はビットを生成する。ＭＱ符号器１３０３か
らの出力ビットは、ＭＱ符号器１３０３へ出力されるべ
きコンテキストを選択するためマルチプレクサ１３０２
によって使用される。かくして、コンテキストモデル
は、現在ビットが０として復号化されたときのコンテキ
ストと、現在ビットが１として符号化されたときの別の
コンテキストの２個のコンテキストを生成し、ＭＱ符号
器１３０３のための出力ビットは、正しい方のコンテキ
ストを選択する。

【０１０７】クリーンアップ・パス用のランレングス符
号化に対し、表７は、ケース毎に、二つの起こり得る次
のコンテキストを示し、JPEG 2000標準に記載されたク
リーンアップ・パスのフローに従う。ランレングスコン
テキストで符号化されたビットの値は、次のコンテキス
トが次の４係数のグループ用であるか、現在の４係数の
グループ用の均一のコンテキストであるかを判定するた
め使用される。このビットが０である場合、１回の判定
で４係数を表現する際に後に続き、後のサイクルのため
ＭＱ符号器をアイドル状態にさせるランレングス符号化
は、速度性能に重大な悪影響を与えない。２番目の均一
コンテキスト（ユニフォームＢ）で符号化されたビット
の後は、JPEG 2000標準において、（ＸＯＲビット０に
よって）コンテキスト９で常に直接的に符号化されるサ
インビットである。ここで、ＸＯＲビットが０であると
き、サインは反転されないことを意味する。

【０１０８】

【表７】表７中のＡ及びＢは、JPEG 2000標準のセクションＤ
３．４に「均一なコンテキストと共に返される次の２ビ
ット(the next two bits, returned with the UNIFORM
context)」のようにに記載された２個のビットを表わ
す。

【０１０９】有意プロパゲーション及びクリーンアップ
符号化パスの場合に、ランレングス符号化を用いない例
が表８に示されている。大きさビットは符号化される
が、コンテキストは、現在の係数が０であると仮定して
次の係数の大きさに対して生成され、或いは、現在の係
数に対してサインビットコンテキストが生成される。

【０１１０】

【表８】リファインメント・パスの場合、先に符号化されたリフ
ァインメント係数はコンテキストに影響を与えない。

【０１１１】〔ＭＱ符号器〕レートコンテキストを伴うＭＱ復号器データフロー図１４Ｂは、典型的な復号化実現例のブロック図であ
る。図１４Ｂにおいて、コンテキストモデル１４３０
は、メモリ１４３１にコンテキストを供給し、メモリで
確率状態が決定される。確率状態は、ロジック１４３２
を用いて、算術符号器１４３３のためのＱｅ値に変換さ
れ、算術符号器１４３３は、内部Ａ＆Ｃレジスタを更新
し、判定結果（ＭＰＳ又はＬＰＳ）を決定する。これら
は、全て、典型的に次のコンテキストが決定できる前に
行なわれる。殆どのハードウェア実現例の場合、復号化
速度は、（コンテキストモデル１４３１へフィードバッ
クする）大きいフィードバックループによって制限され
る。

【０１１２】これに対し、図１４Ａは、初期コンテキス
トＭＱ復号器の一実施例のブロック図である。本例の場
合、フィードバックループは、復号化動作全体の代わり
に、非常に簡単なロジック１４０７を具備する。したが
って、殆どの復号及び更新は、下位フィードバックルー
プ１４０１を用いて並列的に行なわれ得る。

【０１１３】図１４Ａを参照するに、符号ストリーム１
４００が入力され、内部状態１４０１を更新する。一実
施例において、内部状態のＡ及びＣレジスタは、JPEG 2
000標準の付録Ｃに記載されているように、現在インタ
ーバルを指定する。レジスタＡは現在インターバルを指
定し、符号レジスタＣは、ChighアンドClowレジスタの
連結である。

【０１１４】コンテキスト１４０２は、コンテキストモ
デル１４１０によって与えられる。コンテキスト１４０
２は、メモリ１４０３の確率状態１４０４を調べるため
使用され、確率状態は、ロジック１４０５によって確率
クラス（Ｑｅ値）１４０６に変換される。Ｑｅ値１４０
６は、低確率シンボル（ＬＰＳ）の現在推定値を表現す
る。Ｑｅ値１４０６は、ロジック１４０７を用いて、出
力判定結果１４０８を生成するため、ＭＱ符号器の内部
状態のJPEG 2000標準の図Ｃ−１５に記載されているＡ
レジスタ値及びＣレジスタ値と比較される。出力判定結
果は、より確率が高い高確率シンボル（ＭＰＳ）若しく
はＬＰＳである。出力判定結果１４０８は、コンテキス
トモデル１４１０へ入力される。一実施例において、Ｑ
ｅ値及び内部状態に関する演算は、１６ビット演算を必
要とする。これらのブロックの演算は、JPEG 2000標準
のセクションＣ．３．２に記載されているような判定結
果の復号化を実施する。

【０１１５】図１５は、後期コンテキストＭＱ復号器の
一実施例のブロック図である。図１５では、１６ビット
処理がコンテキストモデルフィードバックループから除
去されている。符号ストリーム１６０１は、更新ロジッ
ク１５０３への入力として受信され、更新ロジックは、
内部状態を更新し、現在インターバルを指定するＡレジ
スタ及びＣレジスタを含む。新しいＡレジスタ値及びＣ
レジスタ値、並びに、符号ストリームは、ロジック１５
０４へ入力され、ロジック１５０４は、以下で説明する
ような二つのｐクラス(pclass)、すなわち、ｐクラス１
５０９及びｐクラス１５１０を生成する。二つのｐクラ
スは比較ロジック１５１１及び１５１２へ入力される。

【０１１６】コンテキストモデル１５２０は、コンテキ
スト１５０２を生成する。コンテキスト１５０２は、メ
モリ１５０５の確率状態１５０６を調べるため使用され
る。一実施例において、メモリ１５０５は、ルックアッ
プテーブルを含む。確率状態１５０６を確認することに
よって、Ｑｅ値を決定できるようになる。メモリ１５０
５から出力された確率状態１５０６は、ロジック１５０
７によって、確率クラス（インデックス）１５０８へ変
換される。

【０１１７】比較ロジック１５１１は、ｐクラス１５０
９が確率クラスインデックス１５０８よりも大きいかど
うかを判定し、比較ロジック１５１２は、確率クラスイ
ンデックス１５０８がｐクラス１５１０よりも大きいか
どうかを判定するため比較を行なう。両方の比較ロジッ
ク１５１１及び１５１２の結果は、両方の比較結果が真
である場合に、判定結果が出力されるように、ＡＮＤゲ
ート１５１３へ入力される。この判定結果は、ＭＰＳ若
しくはＬＰＳである。かくして、コンテキスト１５０２
は、（JPEG 2000では、Ｑｅ値に対し３２個の値を取り
得るので）５ビット確率クラスインデックス１５０８へ
変換される。内部状態は、二つの５ビット確率クラスイ
ンデックスを生成するため使用される。コンテキストに
対応したインデックスが状態から生成された二つのイン
デックスの外側にあるとき、判定結果はＭＰＳであり、
さもなければ、判定結果はＬＰＳである（すなわち、二
つのインデックスの内側にある）。

【０１１８】図１５の実施例の重要な利点は、内部状態
更新が、図１４Ｂに示されるように逐次的ではなく、次
の確率クラス（インデックス）１５０８の生成と並行し
て行なわれることである。また、二つの確率クラスは、
５ビットだけがｐクラスインデックスと比較されるの
で、演算は非常に簡単化される。

【０１１９】図１５のロジック１５０４は、図１６Ａに
示される情報を作成する。Ａレジスタ及びＢレジスタに
値が与えられると、ロジック１５０４は、ｐクラスに対
する二つの分割点が何であるかを決定し、次に、符号が
分割点の間にあるか、又は、外側にあるかを判定する。
これは，並列に行なってもよい。

【０１２０】図１６Ａは、確率クラスインデックスの比
較がどのように行なわれるかを示す図である。図１６Ａ
において、ｐクラス０は、殆どのインターバルがＭＰＳ
へ向けられる非常に歪んだケースである。ｐクラス１か
らｐクラス４に対し、この歪みは小さくなり、ＭＰＳイ
ンターバルは縮小する。ｐクラス５は、ＭＰＳに５０％
付近の確率に対して生じる条件付き交換を与える。既知
状態は、一部の確率クラスに対してＭＰＳであり、他の
確率クラスに対してＬＰＳである符号ストリーム値（符
号）を有する。確率クラスは順序付けられているので、
符号がＭＰＳであるか、ＬＰＳであるかを判定するため
には、２回の比較だけで十分である。すなわち、図１６
Ａにおいて、符号のロケーションが既知状態で与えられ
た場合、判定結果は、ｐクラス０〜３に対してＭＰＳで
あり、ｐクラス４に対しては常にＬＰＳであり、ｐクラ
ス５に対してもＭＰＳである。各確率クラスに対しＭＰ
Ｓであるか、ＬＰＳであるかを見つけるのではなく、
（ｐクラス３とｐクラス４の間のブレークポイント、及
び、ｐクラス４とｐクラス５の間のブレークポイント
の）二つのブレークポイントだけを判定すればよい。し
たがって、ＱＥ値が与えられたとき（確率クラス／イン
デックスが既知であるとき）、ブレークポイントが存在
する空間に実際に現れる確率クラスが何であるかが決定
される。

【０１２１】ハードウェアにおける同様の方法は、起こ
り得るＱｅ値毎にＭＰＳかＬＰＳかを判定し、次に、そ
の結果を多重化するために使用される。たとえば、図１
６Ｂには、多数の入力を有するマルチプレクサ１６１０
が示され、各入力はｐクラスと関連づけられ、符号に応
じて、ＭＰＳ若しくはＬＰＳのいずれかを出力として生
ずる。

【０１２２】〔ＭＱ符号器による多重ビット復号化〕多
数のＭＰＳは、正規化を必要とするＭＰＳが存在しない
限り、又は、最後のＭＰＳだけが正規化を必要とする限
り、（同じＰクラスを継続して使用するため）同時に復
号化可能である。図１７は、多重ＭＰＳ復号化のための
インターバルを示す。標準的に、ＡレジスタとＣレジス
タによって指定されたインターバルに対する符号ストリ
ームの場所と、Ｑｅ値との差が２以上であるならば、多
数のＭＰＳを符号化することが可能である。インターバ
ルサイズがＱｅ値によって分割され、復号器が同じコン
テキストに留まる場合、すなわち、同じ確率クラスに留
まる場合、多数のＭＰＳを同時に復号化することが可能
である。たとえば、符号ストリームを調べ、処理される
のが１６ビットであることがわかったとき、Ａレジスタ
とＣレジスタによって指定されたインターバル内の符号
ストリームの場所は、Ｑｅ値の倍数だけ離間し、同じコ
ンテキスト、つまり、同じ確率クラスが多数のサイクル
のデータを処理するために使用される予定であることを
示し、多数のＭＰＳが同時に復号化される。つまり、｛（ＡレジスタとＢレジスタによって指定されたインタ
ーバル）−（符号ストリームの場所）｝／Ｑｅが判定され、この値よりも大きい最小の整数に丸められ
たとき、その結果は、同時に復号化されるＭＰＳの個数
を表わす。この計算は周知のハードウェアによって実行
される。

【０１２３】〔５，３フィルタの典型的な実現形態〕一
実施例において。可逆及び不可逆５，３ウェーブレット
フィルタが使用される。ここで、５，３は、ウェーブレ
ットフィルタ内のタップ数、すなわち、カーネルの基底
関数サポートにおける非零（連続）値の数である。可逆
とは、順変換と逆変換を実行すると、入力と厳密に同じ
数が出力で得られることを意味する。入力精度に関して
適度で予測可能な精度の増加が中間数学的項のため要求
される。すなわち、数学的精度によって規則歪みは導入
されない。不可逆とは、数学的歪みの無いこと（正確な
再生）を保証するために、非常に高い精度が要求される
ことを意味する。しかし、実際上、不可逆フィルタは、
殆どの場合に、規則的数学精度歪みを圧倒する歪みを生
ずる量子化と組み合わされる。

【０１２４】図２４には、順変換フィルタの一実施例が
示されている。図２４によると、高域通過（ハイパス）
フィルタ２４０２は、ラインバッファ２４０１からライ
ンｘ _０ｘ_１及び最終ｘ_０を受け取り、低域通過（ローパ
ス）フィルタ２４０４の一つの入力へ供給され、ライン
バッファ２４０３に保持される出力を生成する。ライン
バッファ２４０１及び２４０３は、タイル幅を有する１
本のラインを保持する。ローパスフィルタ２４０４は、
ハイパスフィルタ２４０２の前のサイクルの出力、すな
わち、ラインバッファ２４０３からの出力を、現在のｘ
_０ラインと共に受け取り、出力を生成する。過去の２ク
ロックサイクルに対するローパスフィルタ２４０４の出
力は、遅延器２４０５及び２４０６によって遅延され、
１サイクル前のフィルタ出力と、２サイクル前のフィル
タ出力を与える。

【０１２５】ハイパスフィルタ２４０２の過去の出力
は、遅延器２４０７及び２４０８によって遅延され、ハ
イパスフィルタ２４０２の現在出力と、ハイパスフィル
タ２４０２の最後の２個の出力が、ハイパスフィルタ２
４１３へ供給される。ハイパスフィルタ２４１３の出力
は、ＨＨサブバンドにおける係数であり、ハイパスフィ
ルタ２４０２の２サイクル前の過去の出力、すなわち、
遅延器２４０８からの出力、及び、ハイパスフィルタ２
４１３の前の出力と共に、ローパスフィルタ２４１５へ
供給される。ローパスフィルタ２４１５の出力はＨＬサ
ブバンドからの出力である。

【０１２６】ローパスフィルタ２４０４の出力は、遅延
器２４０５及び２４０６の出力と共に、ハイパスフィル
タ２４０９へ供給される。ハイパスフィルタ２４０９の
出力はＬＨサブバンドである。

【０１２７】ハイパスフィルタ２４０９の出力は、遅延
器２４０６の出力、及び、遅延器２４１０によって遅延
されたハイパスフィルタ２４０９の前の出力と共に、ロ
ーパスフィルタ２４１１の入力へ供給される。ローパス
フィルタ２４１１の出力はＬＬサブバンドである。ロー
パスフィルタ２４１１の出力であるＬＬサブバンドがラ
インバッファ２４１２へ供給されるとき、ラインバッフ
ァ２４１２の出力は、ローパスフィルタ２４１１の出力
と共に、ウェーブレット変換の次のレベルへの入力を表
わす。ウェーブレット変換の次のレベルは、図２４に示
されたウェーブレット変換を縦続接続したものである。

【０１２８】図２５Ａは、ここで説明される変換（たと
えば、上述の５，３変換）で使用されるようなローパス
フィルタの一実施例の説明図である。ローパスフィルタ
は、 −ｘ_０＋２ｘ_１−ｘ_２に従う関数に基づいて出力を生成するよう設計される。
可逆変換の場合、ローパスフィルタは、次式

【０１２９】

【数１】に従って動作する。

【０１３０】図２５Ａを参照すると、加算器２５０１
は、最後のｘ_０ラインを現在のｘ_０ラインと加算する。
最下位ビット出力は、図２５Ｂのハイパスフィルタの出
力を表わし、不可逆変換のため使用される。残りのビッ
トは、減算器２５０２へ供給され、最上位ビットを表現
する出力を生成するためｘ_１入力から減算される。これ
らの最上位ビットは、すべて可逆変換の場合に必要であ
る。逆ウェーブレット変換の場合、図２５Ａのフィルタ
を、逆変換で奇数（ハイパス）フィルタとして使用する
ための逆ウェーブレットフィルタに切り替えるため、減
算器２５０２は加算器で置換される。このような一例
は、図２５Ｂのハイパスフィルタに示されている。

【０１３１】図２６Ａは、ここで説明する変換に使用さ
れるハイパスフィルタの一実施例の説明図である。不可
逆変換の場合、ハイパスフィルタは、以下の式、４ｘ_１−ｘ_０−ｘ_２に従って動作する。

【０１３２】可逆変換の場合、ハイパスフィルタは、次
式、

【０１３３】

【数２】に従って動作する。

【０１３４】図２６Ａを参照すると、加算器２６０１
は、最後のｘ_０ラインの可逆側又は不可逆側のいずれか
を現在のｘ_０ラインに加算する。加算器２６０１の出力
は、加算器２６０３を用いて丸め項に加算される。丸め
項は、可逆側の場合には２であり、不可逆側の場合には
０であり、マルチプレクサ２６０２によって供給され
る。加算器２６０３の下位２ビットを除く出力は、加算
器２６０４を用いて、ｘ_１ラインに加算され、可逆側出
力を生ずる。加算器２６０３の出力の下位２ビット、及
び、加算器２６０４の出力は、不可逆側出力を表わす。

【０１３５】マルチプレクサ２６０２を用いることによ
って、可逆側と不可逆側を切り替えるために、両方の機
能のための完全に別個のハードウェアを必要とすること
なく、或いは、可逆側丸めが不可逆側出力に影響を与え
ることを要することなく、簡単な切り替えを実現できる
ようになる。

【０１３６】逆ウェーブレット変換の場合に、図２６Ａ
のフィルタを、逆変換中の偶数（ローパスフィルタ）と
して使用するための逆ウェーブレットフィルタに切り替
えるため、加算器２６０４は減算器で置換される。この
ような一例は、図２６Ｂのローパスフィルタに示されて
いる。

【０１３７】図２７は、図２４における変換の代替的な
実施例を示す図であり、イメージ境界でミラーイメージ
処理を実行するためのマルチプレクサを含む。マルチプ
レクサは、マルチプレクサ２７０１から２７１２により
構成される。たとえば、マルチプレクサ２７０１は、バ
ッファ２４０１にラインが存在しないとき（たとえば、
タイルの一番上）、境界において最後のｘ_０ラインの代
わりにｘ_０ラインを使用する。マルチプレクサ２７０２
は、タイルの一番下に到達したときに入力されるべき更
なるｘ_０ラインが存在しない場合、ラインバッファが他
の入力をローパスフィルタ２４０４へ供給できるように
する。同様に、マルチプレクサ２７０３は、バッファ２
４０３にラインが存在しない場合、ハイパスフィルタ２
４０２の出力がローパスフィルタ２４０２への入力とし
て利用できるようにさせる。マルチプレクサ２７０４
は、ハイパスフィルタ２４０２からの出力が無い場合、
ローパスフィルタ２４０４への入力を、ラインバッファ
２４０３から供給できるようにする。マルチプレクサ２
７０５及び２７０６は、ローパスフィルタ２４０４への
出力及び遅延器２４０６からの出力が利用できないと
き、ハイパスフィルタ２４０９への入力に、それぞれ、
遅延器２４０６の出力、及び、ローパスフィルタ２４０
４の出力を供給できるようにする。マルチプレクサ２７
０９及び２７０１と、マルチプレクサ２７０７及び２７
０８と、マルチプレクサ２７１１及び２７１２について
も、マルチプレクサ２７０５及び２７０６と同様のこと
が成り立つ。

【０１３８】図２８は、逆５，３変換の一実施例のブロ
ック図である。図２８を参照するに、偶数フィルタ２８
１５は、ＬＬ係数、ＨＬ係数、及び、遅延器２８８０１
からの前のサイクルのＨＬ係数を、受け取るように接続
されている。偶数フィルタ２８１５の出力は、偶数フィ
ルタ２８１１の一入力と、遅延器２８０２の一入力と、
奇数フィルタ２８０３の一入力とへ接続される。奇数フ
ィルタ２８０３の別の入力には、遅延器２８０１を介し
て前のサイクルのＨＬ係数が供給され、遅延器２８０２
を介して、偶数フィルタ２８１５の前のサイクルの出力
が供給される。奇数フィルタ２８０３の出力は偶数フィ
ルタ２８１０の一入力へ接続される。

【０１３９】フィルタ２８０５は、現在のＨＨ係数及び
ＬＨ係数と、遅延器２８０４からの前のサイクルにおけ
るＨＨ係数とを受け取るように接続されているので、上
記の構成と同じような構成がＬＨ係数及びＨＨ係数に関
しても存在する。偶数フィルタ２８０５の出力は、偶数
フィルタ２８１１の一入力と、遅延器２８０６の入力
と、奇数フィルタ２８０７の一入力とへ接続される。奇
数フィルタ２８０７の別の入力には、前のサイクルのＨ
Ｌ係数（すなわち、遅延器２８０４の出力）と、偶数フ
ィルタ２８０５の前のサイクルの出力（すなわち、遅延
器２８０６の出力）と、が供給される。奇数フィルタ２
８０７の出力は偶数フィルタ２８１０の一入力へ接続さ
れる。

【０１４０】偶数フィルタ２８０５の出力及び奇数フィ
ルタ２８０７の出力は、それぞれ、ラインバッファ２８
０８及びラインバッファ２８０９へ供給され、保持され
ることに注意する必要がある。ラインバッファ２８０８
及び２８０９のサイズは、タイル幅の１／２に一致す
る。ラインバッファ２８０８の出力は、偶数フィルタ２
８１１の別の入力と、奇数フィルタ２８１５の一つの入
力とに接続される。ラインバッファ２８０８の出力は、
偶数フィルタ２８１０の一つの入力と、奇数フィルタ２
８１４の一つの入力とに接続される。

【０１４１】偶数フィルタ２８１０の出力は、出力され
る画像データの”Ｃ”部分であり、ラインバッファ２８
１２に保持され、奇数フィルタ２８１４の入力に供給さ
れる。一実施例において、ラインバッファ２８１２のサ
イズは、タイル幅の１／４に一致する。この入力に応答
して、奇数フィルタ２８１４は、画像データの”Ａ”部
分に対応するデータを生成する。

【０１４２】偶数フィルタ２８１１の出力は、画像デー
タの”Ｄ”部分に対応し、奇数フィルタ２８１５の一つ
の入力へ供給され、ラインバッファ２８１３に保持され
る。一実施例において、ラインバッファ２８１３のサイ
ズは、タイル幅の１／４である。ラインバッファ２８１
３の出力は奇数フィルタ２８１５の別の入力へ接続され
る。奇数フィルタ２８１５の出力は、画像データの”
Ｂ”部分に対応する。

【０１４３】〔その他の並列方式実施技術〕符号ブロックの並列用符号器への割り付けハードウェアの実施例の場合、同じタイル内で並列に多
数の符号ブロックを符号化することが有効である。図２
１は、多数のＭＱ符号器を含む符号器の一実施例のメモ
リ使用量説明図である。各ＭＱ符号器は、関連したコン
テキストモデルを具備し、多数の符号ブロックを処理す
るため使用される。

【０１４４】図２１を参照すると、各ＭＱ符号器は、メ
モリ（たとえば、別々のメモリ、単一若しくは多数のメ
モリの一部）が割り付けられる。一実施例において、割
り付けられたメモリのある部分は、符号化データを保持
し、長さ、零ビットプレーン、及び、符号化パスはメモ
リの別の部分に保持される。

【０１４５】図１８〜２０には、１２８×１２８タイ
ル、６４×６４符号ブロック、及び、夫々の変換レベル
に関する符号ブロックの並列ユニットへの割当が示され
ている。割当は、並列符号器毎に実行される符号化の量
が均衡するに行なわれる。一実施例において、符号ブロ
ックの割当は、各ＭＱ符号器が、できるだけ可能な範囲
で、上位レベル係数と下位レベル係数の間で均衡を保ち
ながら略同数の係数を符号化するように、行なわれる。
これ以外の構成も実現可能である。

【０１４６】図１８Ａ、Ｂ及びＣには、それぞれ、４
台、６台及び８台のＭＱ符号器が並列に使用された場合
の４：４：４データに関する符号ブロックの割当の実施
例が示されている。図１８Ｃにおいて、８個のユニット
が並列である場合、並列ユニット”Ｈ”（１ＨＨクロミ
ナンスサブバンド）に割り当てられた符号ブロックは、
屡々、重く量子化されるので（符号化すべき非零ビット
プレーンが殆ど存在しないので）、このユニットは、単
位時間当たりに処理できる係数の数が他のユニットより
も多くなる可能性が高い。

【０１４７】図１９Ａ、Ｂ及びＣには、それぞれ、４
台、６台及び８台のＭＱ符号器が並列に使用された場合
の４：２：２データに関する符号ブロックの割当の実施
例が示されている。

【０１４８】図２０Ａ、Ｂ及びＣには、それぞれ、４
台、６台及び８台のＭＱ符号器が並列に使用された場合
の４：１：１データに関する符号ブロックの割当の実施
例が示されている。図２０Ｃにおいて、８個のユニット
が並列である場合、ユニットＣ、Ｄ及びＥが単位時間当
たりに処理できる係数の数は、他のユニットよりも多く
なることが予想される。

【０１４９】図２９の符号器は、上述の符号化を実行す
るため使用される。たとえば、ビットモデリングＭＱ符
号器２９０８_１−ＮのＮ台のＭＱ符号器のうちの各符号
器は、図１８乃至２０に示されたＡ〜Ｈのいずれかに割
り当てられる。

【０１５０】図１８乃至２０に関して、偶数台のＭＱ符
号器が並列にされているが、並列にされるＭＱ符号器の
台数は奇数台でも構わない。

【０１５１】係数をハードウェアに格納するためのメモ
リ節約無損失の復号化ではないときに、係数を保持するメモリ
使用量を削減するために、零ビットプレーン変換を利用
することが可能である。ハードウェアが係数毎にＮ個の
ビットプレーンを保持できる場合、復号化は、Ｎ個のビ
ットプレーンが復号化された後に終了する。後続のビッ
トプレーンは量子化（丸め処理）を行なうことが可能で
ある。

【０１５２】図２２Ａは、符号化中に、係数毎に、メモ
リの有限個のビットプレーンを使用する例が示されてい
る。たとえば、メモリの８個のビットプレーン（Ｎ＝
８）は、標準的な表現形式で、係数を１６ビットによっ
て符号化するため使用され得る。これらの係数は、（Ｌ
Ｌサブバンド係数は量子化されない）ＬＬサブバンド以
外のサブバンドの一部であり、ウェーブレット変換を画
像データに適用した結果として生成される。一実施例に
おいて、ウェーブレット変換は、５，３ウェーブレット
変換を含む。ウェーブレット変換は、ＬＬサブバンド、
ＨＨサブバンド、ＬＨサブバンド及びＨＬサブバンドを
並列に生成するため、並行動作する多数の５，３ウェー
ブレット変換により構成しても構わない。ウェーブレッ
ト変換からの係数を保持するメモリは、係数ビットに基
づく符号化を実行するため、コンテキストモデルによっ
てアクセスされる。

【０１５３】符号化中に、係数は、零ビットプレーンの
数が基地になる前に保存される。カウンタは、上位のビ
ットプレーン８〜１５に対する初期零の数をカウントす
る。ビットプレーン８〜１５が全て零である限り、メモ
リは、対応したビットプレーン０〜７に対する情報（大
きさ）を保持する。ビットプレーン８〜１５に１が出現
した場合、対応したカウンタは停止し、メモリは対応し
たビットプレーン８〜１５の情報を保持する。符号ブロ
ックの符号化の最後に、カウンタがビットプレーン８〜
１５に対し全て零を指定し、対応したビットプレーン０
〜７は、カウンタがメモリの最後に値を格納した場合に
メモリに収容するか、又は、カウンタはメモリ内のビッ
トプレーン８〜１５に対する開始アドレスを指定し、対
応したビットプレーン０〜７を丸め処理（量子化）する
必要がある。かくして、カウントは、サイドバンド情報
として作用し、行の始まりからカウントによって指定さ
れた行内の位置までメモリアレイに保持された情報が必
要の無いデータになったことを示す。

【０１５４】メモリの別々のビットプレーンはサイン情
報を保持するため使用されるか、又は、サイン情報は有
意状態と共に保持される。

【０１５５】他の実施例において、小量のメモリが、カ
ウンタの代わりに、可変長（ＶＬ）符号情報（たとえ
ば、ランレングス符号）のため使用される。これによ
り、少数の”１”ビットを含むビットプレーンを、ビッ
トプレーン毎にメモリの一部分に格納することが可能に
なる。ビットをメモリに格納した後、コンテキストモデ
ルは，ビットを取得するためメモリにアクセスする。し
かし、各行は、潜在的に、量子化されるべきデータを含
んでいるので、コンテキストモデルによってアクセスさ
れ、使用される必要が無い。図２２Ｂは、メモリへのア
クセスを制御するための制御ロジックの一実施例のブロ
ック図である。このロジックは、メモリをアクセスする
コンテキストモデルと協働して、或いは、コンテキスト
モデルの一部として動作する。

【０１５６】図２２Ｂを参照するに、アドレスａｄｄｒ
は、ビットを生成するメモリアレイ２２０１にアクセス
する。アドレス、及び、アドレスを収容したメモリの行
と関連したカウンタ値は、比較ロジック２２１０へ供給
される。比較ロジック２２１０において、アドレスが行
に対するカウンタ値以上であると判定された場合、メモ
リアレイ２２０１からの１ビット出力が生成され、そう
でなければ、零が出力される。

【０１５７】図２３は、ＶＬ符号からのメモリの一部分
と、係数を格納するメモリアレイとを示す図である。Ｖ
Ｌ符号は、行内で次の”１”が現れるまでスキップする
ビット数を示すことによって１ビットの有無を指定する
ため使用される。かくして、このＶＬ符号は、アクセス
ロジックが次のビットプレーンの場所を知ることができ
るように２個のカウントを指定するため作成される。他
のＶＬ符号は、３個以上のカウントを与えるため使用さ
れる。ＶＬ符号を使用することによって、典型的に、満
杯よりも一つ少ないメモリのビットプレーンを使用でき
るようになる。小容量メモリのサイズが（１ビットプレ
ーン当たり）符号ブロックのサイズの１／３２であるな
らば、Ｒ２［８］符号又はＲ２［７］符号を使用しても
よい。Ｒ２［８］、Ｒ２［６］、及びＲ２［７］符号の
詳細な情報は、本願の譲受人に譲受された、米国特許第
5,381,145号、発明の名称"Method and Apparatus for P
arallel Decoding and Encoding of Data"、1995年1月1
0日発行に記載されている。

【０１５８】変換及びコンテキストモデル／ＭＱ符号器
の並列動作が望ましいビデオの場合、２個のメモリバン
クが必要になる。静止画像アプリケーションの場合、変
換及びコンテキストモデル／ＭＱ符号器の逐次的動作の
ために１個のメモリバンクで十分である。

【０１５９】上記のメモリ節約技術は行に関して説明さ
れているが、たとえば、列、ブロック、ページ、領域な
どの任意のメモリ領域を使用することができる。或い
は、別個のメモリを使用してもよい。

【０１６０】パケットヘッダ処理たとえば、JPEG 2000符号ストリーム（又は、ビットス
トリーム）のような符号ストリームを作成するため、パ
ケットヘッダが作成される。一実施例において、この情
報は、任意の個数の符号ブロックを取り扱うためタグ木
構造を伴う。ある種の状況では、制限された個数の符号
ブロックを備えたタイル用のタイルヘッダが作成され
る。たとえば、タイルが、４個の１２８×１２８サブバ
ンドを含み、各サブバンドが６４×６４符号ブロックに
分割される場合、一体として符号化される符号ブロック
の個数は４個である。パケットヘッダは、特定の符号ブ
ロックに対するデータが存在するかどうか、データが存
在する場合の零ビットプレーンの個数、符号化データの
長さ、及び、データに含まれる符号化用パスの個数を指
定する。

【０１６１】以下の表９は、２×２符号ブロック及び１
レイヤを含むパケット用のパケット構造の一実施例を示
す。表９を参照するに、タグ木構造は、２レベルの深さ
しかない。記号”ｚ”は、最高レベルの零ビットプレー
ンのタグ木構造情報の場所を示し、記号”＿”で示され
た場所は、残りの零ビットプレーン、符号化用パス及び
長さ情報の置かれる場所を示す。

【０１６２】

【表９】表中、＊は、０又は１０又は１１００００を表わす。

【０１６３】一実施例において、符号110000は、実現例
の便宜上、符号ブロックが包含されない場合に使用され
る。

【０１６４】制限された数の符号ブロック及び単一レイ
ヤを備えたタイル用のパケットヘッダを書き込む手続の
一実施例は、以下のような初期化：サブバンド毎に、零
ビットプレーン最小値ＭＺＰに最大値を設定から始ま
る。

【０１６５】一実施例において、ＭＺＰの最大値は、１
５ビットプレーンまでの場合、0xFであり、３１ビット
プレーンまでの場合、0x1Fである。使用される値が大き
くなると共に、実施例で取り扱い得るビットプレーンの
数が増加する。

【０１６６】次に、パケット内で各符号ブロックの係数
を符号化するとき、 Save included or not bit（包含又は包含されないビッ
トを保存） Save number of zero bitplanes（零ビットプレーンの
個数を保存） If zero bitplanes less than MZP then MZP = zero bi
tplanee（零ビットプレーンがＭＺＰ未満であるなら
ば、ＭＺＰ＝零ビットプレーン） Save number of coding passes（符号化用パスの個数を
保存） Save Length（長さを保存）を実行する。

【０１６７】Save included or not bitは、（量子化後
の）全ての係数が零である場合に、セットされ、符号ブ
ロックが包含されないことを指定する。最終的に、タイ
ル若しくはサブバンドの情報が処理された後、パケット
ヘッダは以下のように記述される。

【０１６８】 write "1" for each subband write "1" first_flag = 1 for each code-block if not included then write "0" else write "1" if first_flag then write MZP in tag tree format first_flag = 0 write zero bitplanes ? MZP in tag tree format write coding passes determine minimum Lblock value write Lblock write length ここで、Lblockは、JPEG 2000標準のセクションB.10.7.
1に規定されている。

【０１６９】パケットヘッダは、少なくとも１バイトで
あり、JPEG 2000準拠式復号器は、書き込まれた情報を
認識できることに注意する必要がある。

【０１７０】多数のレイヤが存在する場合、ＭＺＰ変数
の初期化は、１レイヤのバイト同様に行なわれる。各符
号ブロックの符号化中に、包含又は非包含の指標、符号
化用パスの個数、及び、長さがレイヤ毎に保存される。
さらに、以下の初期化処理が好ましい。

【０１７１】first_flag = 1 initialize Lblock for each code-block initialize already included for each code-block to
false 一実施例において、Lblockは３へ初期化される。"alrea
dy included"が真であるとき、一部の先行レイヤがデー
タを符号化したことを意味する（すなわち、符号ブロッ
クが過去に出現している）。

【０１７２】レイヤ毎にパケットを書き込むため、以下
の手続が使用される。

【０１７３】 write "1" for each subband if layer 0 then write "1" for each code-block if not included then write "0" else write "1" if code-block not already included then if first_flag then write MZP in tag tree format first_flag = 0 write zero bitplanes ? MZP in tag tree format set already included write coding passes determine minimum Lblock value write Lblock write length "already included"情報は、各符号ブロックに対し別個
のビットでも構わない。或いは、零ビットプレーンの使
用されない値を"already included"を指定するため使用
してもよい。たとえば、１４個のビットプレーンが存在
する場合、零ビットプレーンを１５(0xF)にセットする
ことによって、"already included"を示すことが可能で
ある。

【０１７４】”０”パケットを使用しない圧縮符号化デ
ータ JPEG 2000の場合、パケットヘッダはバイト単位に丸め
られる。一部のケースでは、しかし、パケットヘッダ
は、唯一の零ビット、若しくは、パケットヘッダをバイ
ト境界に収容するために必要なビット数よりも少ない多
数のビットを格納する。パケットヘッダは、一般的に、
パッディングによってバイトに丸められる。また、パケ
ットヘッダ表現形式は、固有ではなく、典型的には、で
きるだけ短い表現形式の使用が望まれるが、一実施例で
は、使用される過剰ビットがパッディングによって埋め
られるであろうビット場所の代わりをするならば、考え
られる最短の形式ではない表現形式が使用される。これ
は、過剰ビットで符号化された情報がタイルコンポーネ
ントレベル分割における次のパケットに関する情報を示
す場合に、特に有効である。

【０１７５】たとえば、単一のサブバンドが存在し、２
×２ブロックが包含される場合、零パケットを出力す
る。しかし、同じ空間量で、パケットに何かが存在し、
タグ木構造の一番上のレベルには何も包含されていな
い、ということを示すために零を出力してもよい。或い
は、タグ木構造に何かが存在し、それが００００である
（すなわち、４箇所に個別には何も存在しない）ことを
示すことも可能である。かくして、これらの過剰ビット
は、より多くのタグ木構造情報を与えるため使用され
る。このタグ木構造情報は、後でパケットヘッダに出現
し、必ず繰り上げられるであろう情報である。ビットを
先行のパケットヘッダへ繰り上げることにより、符号ス
トリーム全体のサイズを１バイトずつ（或いは、それ以
上）縮小することが可能である。

【０１７６】以上の説明から、本発明の多数の代替及び
変更が当業者に明らかになるであろう。しかし、例示の
ために解説され、図示された具体的な実施例は、本発明
を制限することを意図していないことに注意する必要が
ある。したがって、多数の実施例の詳細の説明は、本発
明に不可欠であると考えられる事項だけが記載された請
求項に挙げられた事項の範囲を制限することを意図した
ものではない。

【図面の簡単な説明】

【図１】JPEG2000復号化体系のブロック図である。

【図２Ａ】係数毎にサブビットプレーンパスが識別さ
れ、各符号化パスのための処理の順序を示すラベルが付
けられた係数の８×８符号ブロックの一例を示す図であ
る。

【図２Ｂ】可変長ラン・スキップカウント用メモリの説
明図である。

【図３】（Ａ）〜（Ｄ）は、コンテキストモデルの一実
施例に対する近傍係数とメモリ構成を示す図である。

【図４】１６×１６符号ブロックのランダムアクセス用
の有意メモリ構成の一実施例の説明図である。

【図５】ランダムアクセス用の有意プロパゲーション・
パスに使用されるメモリ及びレジスタを示す図である。

【図６】メモリからランダムアクセス用レジスタに格納
された有意状態を示す図である。

【図７】有意プロパゲーション・パスロジックの一実施
例のブロック図である。

【図８】４×４ブロック上のコンテキストモデルの一実
施例の性能の一例を示す図である。

【図９】１６×１６符号ブロックのシーケンシャルアク
セス用有意メモリの構成の一実施例の説明図である。

【図１０】有意プロパゲーション・パスのため使用され
るメモリ及びレジスタの一実施例の説明図である。

【図１１】コンテキストモデル動作用の適切な領域を与
えるためのメモリ及びレジスタの使用法の説明図であ
る。

【図１２】パス決定ロジックの一実施例のブロック図で
ある。

【図１３】２重コンテキスト生成ロジックの一実施例の
ブロック図である。

【図１４Ａ】初期コンテキスト型ＭＱ符号器の一実施例
のブロック図である。

【図１４Ｂ】典型的な復号化実現方式の一実施例の説明
図である。

【図１５】後期コンテキスト型ＭＱ符号器の一実施例の
ブロック図である。

【図１６Ａ】確率クラスインデックスの比較の動作状態
の説明図である。

【図１６Ｂ】各Ｑｅ値に対するＭＰＳ又はＬＰＳを決定
するマルチプレクサのブロック図である。

【図１７】多重ＭＰＳ復号化のためのインターバルの説
明図である。

【図１８】４：４：４データに対する並列的な符号ブロ
ックの割当の一実施例の説明図である。

【図１９】４：２：２データに対する並列的な符号ブロ
ックの割当の一実施例の説明図である。

【図２０】４：１：１データに対する並列的な符号ブロ
ックの割当の他の一実施例の説明図である。

【図２１】個々に関連性コンテキストモデルを有する多
数のＭＱ符号器を含む符号器の一実施例のメモリの構成
図である。

【図２２Ａ】符号化中に各係数に対し制限された数のメ
モリのビットプレーンを使用する例の説明図である。

【図２２Ｂ】メモリへのアクセスを制御するための制御
ロジックの一実施例のブロック図である。

【図２３】カウンタの代わりに、可変長（ＶＬ）符号情
報用の小容量のメモリを使用する例の説明図である。

【図２４】順変換の一実施例のブロック図である。

【図２５Ａ】ローパスフィルタの一実施例のブロック図
である。

【図２５Ｂ】ハイパスフィルタの一実施例のブロック図
である。

【図２６Ａ】ハイパスフィルタの一実施例のブロック図
である。

【図２６Ｂ】ローパスフィルタの一実施例のブロック図
である。

【図２７】順変換の他の一実施例のブロック図である。

【図２８】逆変換の一実施例のブロック図である。

【図２９】符号器／復号器の一実施例のブロック図であ
る。

【図３０】ランカウント及びスキップカウントの両方を
有する１６ビット語の一例の説明図である。

【図３１】符号化パスを決定する有意状態ビットの典型
的な８×８領域の説明図である。

【図３２】パスロジックを決定する一実施例の構成図で
ある。

【符号の説明】

２９０１画像データインタフェース２９０２ＤＣレベルシフタ２９０３ウェーブレット変換器２９０５スカラー量子化／逆量子化器２９０６プリコーダ２９０７パケットヘッダ処理器２９０８ビットモデリングＭＱ符号器２９１１符号メモリＡ，Ｂワークメモリ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１４年５月８日（２００２．５．８）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００８２

【補正方法】変更

【補正内容】

【００８２】 count = 0 while (count < 16) mask = (1 << count)-1 refinement_masked = refinement | mask use priority encoder to find next non-refinement bit cleanup_mask = clean_up | mask use priority encoder to fine next non-cleanup bit if current bit is in significance propagation pass process coefficient as significance propagation count = count + 1 else if current bit in refinement pass N = "next non-refinement bit" − count process N bits as refinement pass count = count + N else N = "next non-cleanup bit" − count process N bits as cleanup pass count = count + N /* 。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０１５３

【補正方法】変更

【補正内容】

【０１５３】符号化中に、係数は、零ビットプレーンの
数が既知になる前に保存される。カウンタは、上位のビ
ットプレーン８〜１５に対する初期零の数をカウントす
る。ビットプレーン８〜１５が全て零である限り、メモ
リは、対応したビットプレーン０〜７に対する情報（大
きさ）を保持する。ビットプレーン８〜１５に１が出現
した場合、対応したカウンタは停止し、メモリは対応し
たビットプレーン８〜１５の情報を保持する。符号ブロ
ックの符号化の最後に、カウンタがビットプレーン８〜
１５に対し全て零を指定し、対応したビットプレーン０
〜７は、カウンタがメモリの最後に値を格納した場合に
メモリに収容するか、又は、カウンタはメモリ内のビッ
トプレーン８〜１５に対する開始アドレスを指定し、対
応したビットプレーン０〜７を丸め処理（量子化）する
必要がある。かくして、カウントは、サイドバンド情報
として作用し、行の始まりからカウントによって指定さ
れた行内の位置までメモリアレイに保持された情報が必
要の無いデータになったことを示す。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】０１６８

【補正方法】変更

【補正内容】

【０１６８】 write "1" for each subband write "1" first_flag = 1 for each code-block if not included then write "0" else write "1" if first_flag then write MZP in tag tree format first_flag = 0 write zero bitplanes − MZP in tag tree format write coding passes determine minimum Lblock value write Lblock write length ここで、Lblockは、JPEG 2000標準のセクションB.10.7.
1に規定されている。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】０１７３

【補正方法】変更

【補正内容】

【０１７３】 write "1" for each subband if layer 0 then write "1" for each code-block if not included then write "0" else write "1" if code-block not already included then if first_flag then write MZP in tag tree format first_flag = 0 write zero bitplanes − MZP in tag tree format set already included write coding passes determine minimum Lblock value write Lblock write length "already included"情報は、各符号ブロックに対し別個
のビットでも構わない。或いは、零ビットプレーンの使
用されない値を"already included"を指定するため使用
してもよい。たとえば、１４個のビットプレーンが存在
する場合、零ビットプレーンを１５(0xF)にセットする
ことによって、"already included"を示すことが可能で
ある。

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐藤豊アメリカ合衆国，カリフォルニア 94025, メンロ・パーク，サンド・ヒル・ロード 2882番，スイート 115 リコーイノベーション内Ｆターム(参考） 5C059 MA00 MA24 MA35 MC11 ME01 ME05 ME06 RB02 RB17 UA02 UA05 UA12 UA14 5C078 AA04 BA53 CA01 DA01 DA02 DA11 DA12 5J064 AA01 BA08 BA09 BA16 BB13 BC01 BC08 BC16 BC23 BC29 BD02 BD03 BD06

Claims

【特許請求の範囲】

【請求項１】係数のグループに関して有意プロパゲー
ション・パスを実行する手順と、後続のパスで処理されるべき係数のグループ内での係数
の場所を示すデータ構造を作成する手順と、リファインメント・サブビットプレーン・パスを実行す
る手順と、を有し、リファインメント・サブビットプレーン・パスは、リファインメント・サブビットプレーン・パスの処理の
際にはスキップされるべき係数を識別する情報を獲得す
るためデータ構造にアクセスする手順と、リファインメント・パスに含まれるとして識別された係
数だけにアクセスするため、獲得された情報を用いて、
係数のグループを保持するメモリにアクセスする手順
と、メモリから取得したリファインメント・ビットを符号化
する手順と、によって実行される、方法。
【請求項２】複数のリファインメント・ビットが取得
され、非リファインメント・ビットは無視される、請求
項１記載の方法。
【請求項３】係数のグループは符号ブロックを構成す
る、請求項１記載の方法。
【請求項４】上記データ構造を作成する手順は、係数
のグループに対しリファインメント・サブビットプレー
ン・パスの係数の場所を記述するデータ構造を作成する
ことにより、少なくとも一つのデータ構造を作成する、
請求項１記載の方法。
【請求項５】有意プロパゲーション・パス中に、第１
のデータ構造はリファインメント・ビットのため作成さ
れ、第２のデータ構造はクリーンアップ・ビットのため
作成される、請求項４記載の方法。
【請求項６】データ構造は、リファインメント・ビッ
トの各ランの標識と、リファインメント・ビットの次の
ランの前に係数のグループ内でスキップすべき係数の個
数と、を含む、請求項４記載の方法。
【請求項７】リファインメント・ビットの各ランの標
識とスキップすべき係数の個数のうちの少なくとも一方
は、カウント1は符号語000、カウント2は符号語001、カウント3は符号語010、カウント4は符号語011、カウント5は符号語1000000000000、カウント6は符号語1000000000001、以下同様に、カウント4096は符号語1111111111011のような可変長符
号で表現される、請求項６記載の方法。
【請求項８】リファインメント・ビットの各ランの標
識とスキップすべき係数の個数のうちの少なくとも一方
は、カウント1は符号語0、カウント2は符号語01、カウント3は符号語1100、カウント4は符号語1101_0、カウント5は符号語1101_1、カウント6は符号語1110_0000、カウント7は符号語1110_0001、同様に、カウント21は符号語1110_1111、カウント22は符号語1111_0000_0000_0000、カウント23は符号語1111_0000_0000_0001、以下同様
に、カウント4096は符号語1111_1111_1110_1010のよう
な可変長符号で表現される、請求項６記載の方法。
【請求項９】リファインメント・ビットの各ランの標
識とスキップすべき係数の個数のうちの少なくとも一方
は、カウント1は、γ^１フォーマットの符号語0とγフォーマ
ットの符号語0、カウント2は、γ^１フォーマットの符号語10_0とγフォ
ーマットの符号語100、カウント3は、γ^１フォーマットの符号語10_1とγフォ
ーマットの符号語110、カウント4は、γ^１フォーマットの符号語110_00とγフ
ォーマットの符号語10100、カウント5は、γ^１フォーマットの符号語110_01とγフ
ォーマットの符号語10110、カウント6は、γ^１フォーマットの符号語110_10とγフ
ォーマットの符号語11100、カウント7は、γ^１フォーマットの符号語110_11とγフ
ォーマットの符号語11110、カウント8は、γ^１フォーマットの符号語1110_000とγ
フォーマットの符号語1010100、カウント9は、γ^１フォーマットの符号語1110_001とγ
フォーマットの符号語1010110、以下同様に、カウント15は、γ^１フォーマットの符号語1110_111とγ
フォーマットの符号語1111110、カウント16は、γ^１フォーマットの符号語11110_0000と
γフォーマットの符号語101010100、カウント32は、γ^１フォーマットの符号語111110_00000
とγフォーマットの符号語10101010100、カウント64は、γ^１フォーマットの符号語111110_00000
0とγフォーマットの符号語1010101010100、カウント128は、γ^１フォーマットの符号語11111110_00
00000とγフォーマットの符号語101010101010100、カウント256は、γ^１フォーマットの符号語111111110_0
0000000とγフォーマットの符号語10101010101010100、カウント512は、γ^１フォーマットの符号語1111111110_
000000000とγフォーマットの符号語10101010101010101
00、カウント1024は、γ^１フォーマットの符号語1111111111
0_000000000とγフォーマットの符号語101010101010101
010100、カウント2048は、γ^１フォーマットの符号語1111111111
10_0000000000とγフォーマットの符号語1010101010101
0101010100、カウント4096は、γ^１フォーマットの符号語1111111111
110_00000000000とγフォーマットの符号語10101010101
01010101010100、のようなガンマ符号で表現される、請
求項６記載の方法。
【請求項１０】リファインメント・ビットの各ランの
標識は整数として保持される、請求項１記載の方法。
【請求項１１】整数は最小限のサイズの整数で表わさ
れる、請求項１０記載の方法。
【請求項１２】スキップすべき係数の個数は整数とし
て保持される、請求項１記載の方法。
【請求項１３】整数は最小限のサイズの整数で表わさ
れる、請求項１２記載の方法。
【請求項１４】リファインメント・ビットの各ランの標
識、及び、スキップすべき係数の個数は整数として保持
される、請求項１記載の方法。
【請求項１５】整数は最小限のサイズの整数で表わさ
れる、請求項１４記載の方法。
【請求項１６】係数のグループに関して有意プロパゲ
ーション・パスを実行する手段と、後続のパスで処理されるべき係数のグループ内での係数
の場所を示すデータ構造を作成する手段と、リファインメント・サブビットプレーン・パスを実行す
る手段と、を有し、リファインメント・サブビットプレーン・パスは、リファインメント・サブビットプレーン・パスの処理の
際にはスキップされるべき係数を識別する情報を獲得す
るためデータ構造にアクセスする手段と、リファインメント・パスに含まれるとして識別された係
数だけにアクセスするため、獲得された情報を用いて、
係数のグループを保持するメモリにアクセスする手段
と、メモリから取得したリファインメント・ビットを符号化
する手段と、によって実行される、装置。
【請求項１７】複数のリファインメント・ビットが取
得され、非リファインメント・ビットは無視される、請
求項１６記載の装置。
【請求項１８】係数のグループは符号ブロックを構成
する、請求項１６記載の装置。
【請求項１９】上記データ構造を作成する手段は、係
数のグループに対しリファインメント・サブビットプレ
ーン・パスの係数の場所を記述するデータ構造を作成す
ることにより、少なくとも一つのデータ構造を作成する
手段を有する、請求項１６記載の装置。
【請求項２０】有意プロパゲーション・パス中に、第
１のデータ構造はリファインメント・ビットのため作成
され、第２のデータ構造はクリーンアップ・ビットのた
め作成される、請求項１９記載の装置。
【請求項２１】データ構造は、リファインメント・ビ
ットの各ランの標識と、リファインメント・ビットの次
のランの前に係数のグループ内でスキップすべき係数の
個数と、を含む、請求項１９記載の装置。
【請求項２２】リファインメント・ビットの各ランの
標識とスキップすべき係数の個数のうちの少なくとも一
方は、カウント1は符号語000、カウント2は符号語001、カウント3は符号語010、カウント4は符号語011、カウント5は符号語1000000000000、カウント6は符号語1000000000001、以下同様に、カウント4096は符号語1111111111011のような可変長符
号で表現される、請求項２１記載の装置。
【請求項２３】リファインメント・ビットの各ランの
標識とスキップすべき係数の個数のうちの少なくとも一
方は、カウント1は符号語0、カウント2は符号語01、カウント3は符号語1100、カウント4は符号語1101_0、カウント5は符号語1101_1、カウント6は符号語1110_0000、カウント7は符号語1110_0001、同様に、カウント21は符号語1110_1111、カウント22は符号語1111_0000_0000_0000、カウント23は符号語1111_0000_0000_0001、以下同様
に、カウント4096は符号語1111_1111_1110_1010 のような可変長符号で表現される、請求項２１記載の装
置。
【請求項２４】リファインメント・ビットの各ランの
標識とスキップすべき係数の個数のうちの少なくとも一
方は、カウント1は、γ^１フォーマットの符号語0とγフォーマ
ットの符号語0、カウント2は、γ^１フォーマットの符号語10_0とγフォ
ーマットの符号語100、カウント3は、γ^１フォーマットの符号語10_1とγフォ
ーマットの符号語110、カウント4は、γ^１フォーマットの符号語110_00とγフ
ォーマットの符号語10100、カウント5は、γ^１フォーマットの符号語110_01とγフ
ォーマットの符号語10110、カウント6は、γ^１フォーマットの符号語110_10とγフ
ォーマットの符号語11100、カウント7は、γ^１フォーマットの符号語110_11とγフ
ォーマットの符号語11110、カウント8は、γ^１フォーマットの符号語1110_000とγ
フォーマットの符号語1010100、カウント9は、γ^１フォーマットの符号語1110_001とγ
フォーマットの符号語1010110、以下同様に、カウント15は、γ^１フォーマットの符号語1110_111とγ
フォーマットの符号語1111110、カウント16は、γ^１フォーマットの符号語11110_0000と
γフォーマットの符号語101010100、カウント32は、γ^１フォーマットの符号語111110_00000
とγフォーマットの符号語10101010100、カウント64は、γ^１フォーマットの符号語111110_00000
0とγフォーマットの符号語1010101010100、カウント128は、γ^１フォーマットの符号語11111110_00
00000とγフォーマットの符号語101010101010100、カウント256は、γ^１フォーマットの符号語111111110_0
0000000とγフォーマットの符号語10101010101010100、カウント512は、γ^１フォーマットの符号語1111111110_
000000000とγフォーマットの符号語10101010101010101
00、カウント1024は、γ^１フォーマットの符号語1111111111
0_000000000とγフォーマットの符号語101010101010101
010100、カウント2048は、γ^１フォーマットの符号語1111111111
10_0000000000とγフォーマットの符号語1010101010101
0101010100、カウント4096は、γ^１フォーマットの符号語1111111111
110_00000000000とγフォーマットの符号語10101010101
01010101010100、のようなガンマ符号で表現される、請
求項２１記載の装置。
【請求項２５】係数のグループに関して有意プロパゲ
ーション・パスを実行する機能と、後続のパスで処理されるべき係数のグループ内での係数
の場所を示すデータ構造を作成する機能と、リファインメント・サブビットプレーン・パスの処理の
際にはスキップされるべき係数を識別する情報を獲得す
るためデータ構造にアクセスし、リファインメント・パ
スに含まれるとして識別された係数だけにアクセスする
ため、獲得された情報を用いて、係数のグループを保持
するメモリにアクセスし、メモリから取得したリファイ
ンメント・ビットを符号化することによって、リファイ
ンメント・サブビットプレーン・パスを実行する機能
と、をコンピュータに実現させるためのプログラム。
【請求項２６】係数のグループに関して有意プロパゲ
ーション・パスを実行する手順と、後続のパスで処理されるべき係数のグループ内での係数
の場所を示すデータ構造を作成する手順と、クリーンアップ・サブビットプレーン・パスを実行する
手順と、を有し、クリーンアップ・サブビットプレーン・パスは、クリーンアップ・サブビットプレーン・パスの処理の際
にはスキップされるべき係数を識別する情報を獲得する
ためデータ構造にアクセスする手順と、クリーンアップ・パスに含まれるとして識別された係数
だけにアクセスするため、獲得された情報を用いて、係
数のグループを保持するメモリにアクセスする手順と、メモリから取得したクリーンアップ・ビットを符号化す
る手順と、によって実行される、方法。
【請求項２７】複数のクリーンアップ・ビットが取得
され、非クリーンアップ・ビットは無視される、請求項
２６記載の方法。
【請求項２８】係数のグループは符号ブロックを構成
する、請求項２６記載の方法。
【請求項２９】上記データ構造を作成する手順は、係
数のグループに対しクリーンアップ・サブビットプレー
ン・パスの係数の場所を記述するデータ構造を作成する
ことにより、少なくとも一つのデータ構造を作成する、
請求項２６記載の方法。
【請求項３０】データ構造は、クリーンアップ・ビッ
トの各ランの標識と、クリーンアップ・ビットの次のラ
ンの前に係数のグループ内でスキップすべき係数の個数
と、を含む、請求項２９記載の方法。
【請求項３１】クリーンアップ・ビットの各ランの標
識とスキップすべき係数の個数のうちの少なくとも一方
は、カウント1は符号語000、カウント2は符号語001、カウント3は符号語010、カウント4は符号語011、カウント5は符号語1000000000000、カウント6は符号語1000000000001、以下同様に、カウント4096は符号語1111111111011のような可変長符
号で表現される、請求項３０記載の方法。
【請求項３２】クリーンアップ・ビットの各ランの標
識とスキップすべき係数の個数のうちの少なくとも一方
は、カウント1は符号語0、カウント2は符号語01、カウント3は符号語1100、カウント4は符号語1101_0、カウント5は符号語1101_1、カウント6は符号語1110_0000、カウント7は符号語1110_0001、同様に、カウント21は符号語1110_1111、カウント22は符号語1111_0000_0000_0000、カウント23は符号語1111_0000_0000_0001、以下同様
に、カウント4096は符号語1111_1111_1110_1010のような可
変長符号で表現される、請求項３０記載の方法。
【請求項３３】クリーンアップ・ビットの各ランの標
識とスキップすべき係数の個数のうちの少なくとも一方
は、カウント1は、γ^１フォーマットの符号語0とγフォーマ
ットの符号語0、カウント2は、γ^１フォーマットの符号語10_0とγフォ
ーマットの符号語100、カウント3は、γ^１フォーマットの符号語10_1とγフォ
ーマットの符号語110、カウント4は、γ^１フォーマットの符号語110_00とγフ
ォーマットの符号語10100、カウント5は、γ^１フォーマットの符号語110_01とγフ
ォーマットの符号語10110、カウント6は、γ^１フォーマットの符号語110_10とγフ
ォーマットの符号語11100、カウント7は、γ^１フォーマットの符号語110_11とγフ
ォーマットの符号語11110、カウント8は、γ^１フォーマットの符号語1110_000とγ
フォーマットの符号語1010100、カウント9は、γ^１フォーマットの符号語1110_001とγ
フォーマットの符号語1010110、以下同様に、カウント15は、γ^１フォーマットの符号語1110_111とγ
フォーマットの符号語1111110、カウント16は、γ^１フォーマットの符号語11110_0000と
γフォーマットの符号語101010100、カウント32は、γ^１フォーマットの符号語111110_00000
とγフォーマットの符号語10101010100、カウント64は、γ^１フォーマットの符号語111110_00000
0とγフォーマットの符号語1010101010100、カウント128は、γ^１フォーマットの符号語11111110_00
00000とγフォーマットの符号語101010101010100、カウント256は、γ^１フォーマットの符号語111111110_0
0000000とγフォーマットの符号語10101010101010100、カウント512は、γ^１フォーマットの符号語1111111110_
000000000とγフォーマットの符号語10101010101010101
00、カウント1024は、γ^１フォーマットの符号語1111111111
0_000000000とγフォーマットの符号語101010101010101
010100、カウント2048は、γ^１フォーマットの符号語1111111111
10_0000000000とγフォーマットの符号語1010101010101
0101010100、カウント4096は、γ^１フォーマットの符号語1111111111
110_00000000000とγフォーマットの符号語10101010101
01010101010100、のようなガンマ符号で表現される、請
求項３０記載の方法。
【請求項３４】クリーンアップ・ビットの各ランの標
識は可変長符号で表現される、請求項３０記載の方法。
【請求項３５】スキップすべき係数の個数は可変長符
号で表現される、請求項３０記載の方法。
【請求項３６】クリーンアップ・ビットの各ランの標
識、及び、スキップすべき係数の個数は可変長符号で表
現される、請求項３０記載の方法。
【請求項３７】クリーンアップ・ビットの各ランの標
識は整数として保持される、請求項３０記載の方法。
【請求項３８】整数は最小限のサイズの整数で表わさ
れる、請求項３７記載の方法。
【請求項３９】スキップすべき係数の個数は整数とし
て保持される、請求項３０記載の方法。
【請求項４０】整数は最小限のサイズの整数で表わさ
れる、請求項３９記載の方法。
【請求項４１】クリーンアップ・ビットの各ランの標
識、及び、スキップすべき係数の個数は整数として保持
される、請求項３０記載の方法。
【請求項４２】整数は最小限のサイズの整数で表わさ
れる、請求項４１記載の方法。
【請求項４３】データ構造を作成する手順は、係数の
グループに対するリファインメント・サブビットプレー
ン・パスの係数の場所を記述する第１のデータ構造、及
び、係数のグループに対するクリーンアップ・サブビッ
トプレーン・パスにの係数の場所を記述する第２のデー
タ構造を作成することにより、少なくとも一つのデータ
構造を作成する、請求項２６記載の方法。
【請求項４４】係数のグループは符号ブロックを構成
する、請求項４３記載の方法。
【請求項４５】係数のグループに関して有意プロパゲ
ーション・パスを実行する手段と、後続のパスで処理されるべき係数のグループ内での係数
の場所を示すデータ構造を作成する手段と、クリーンアップ・サブビットプレーン・パスを実行する
手段と、を有し、クリーンアップ・サブビットプレーン・パスは、クリーンアップ・サブビットプレーン・パスの処理の際
にはスキップされるべき係数を識別する情報を獲得する
ためデータ構造にアクセスする手段と、クリーンアップ・パスに含まれるとして識別された係数
だけにアクセスするため、獲得された情報を用いて、係
数のグループを保持するメモリにアクセスする手段と、メモリから取得したクリーンアップ・ビットを符号化す
る手段と、によって実行される、装置。
【請求項４６】複数のクリーンアップ・ビットが取得
され、非クリーンアップ・ビットは無視される、請求項
４５記載の装置。
【請求項４７】係数のグループは符号ブロックを構成
する、請求項４５記載の装置。
【請求項４８】上記データ構造を作成する手段は、係
数のグループに対しクリーンアップ・サブビットプレー
ン・パスの係数の場所を記述するデータ構造を作成する
ことにより、少なくとも一つのデータ構造を作成する手
段を有する、請求項４５記載の装置。
【請求項４９】データ構造は、クリーンアップ・ビッ
トの各ランの標識と、クリーンアップ・ビットの次のラ
ンの前に係数のグループ内でスキップすべき係数の個数
と、を含む、請求項４８記載の装置。
【請求項５０】クリーンアップ・ビットの各ランの標
識とスキップすべき係数の個数のうちの少なくとも一方
は、カウント1は符号語000、カウント2は符号語001、カウント3は符号語010、カウント4は符号語011、カウント5は符号語1000000000000、カウント6は符号語1000000000001、以下同様に、カウント4096は符号語1111111111011のような可変長符
号で表現される、請求項４９記載の装置。
【請求項５１】クリーンアップ・ビットの各ランの標
識とスキップすべき係数の個数のうちの少なくとも一方
は、カウント1は符号語0、カウント2は符号語01、カウント3は符号語1100、カウント4は符号語1101_0、カウント5は符号語1101_1、カウント6は符号語1110_0000、カウント7は符号語1110_0001、同様に、カウント21は符号語1110_1111、カウント22は符号語1111_0000_0000_0000、カウント23は符号語1111_0000_0000_0001、以下同様
に、カウント4096は符号語1111_1111_1110_1010のような可
変長符号で表現される、請求項４９記載の装置。
【請求項５２】クリーンアップ・ビットの各ランの標
識とスキップすべき係数の個数のうちの少なくとも一方
は、カウント1は、γ^１フォーマットの符号語0とγフォーマ
ットの符号語0、カウント2は、γ^１フォーマットの符号語10_0とγフォ
ーマットの符号語100、カウント3は、γ^１フォーマットの符号語10_1とγフォ
ーマットの符号語110、カウント4は、γ^１フォーマットの符号語110_00とγフ
ォーマットの符号語10100、カウント5は、γ^１フォーマットの符号語110_01とγフ
ォーマットの符号語10110、カウント6は、γ^１フォーマットの符号語110_10とγフ
ォーマットの符号語11100、カウント7は、γ^１フォーマットの符号語110_11とγフ
ォーマットの符号語11110、カウント8は、γ^１フォーマットの符号語1110_000とγ
フォーマットの符号語1010100、カウント9は、γ^１フォーマットの符号語1110_001とγ
フォーマットの符号語1010110、以下同様に、カウント15は、γ^１フォーマットの符号語1110_111とγ
フォーマットの符号語1111110、カウント16は、γ^１フォーマットの符号語11110_0000と
γフォーマットの符号語101010100、カウント32は、γ^１フォーマットの符号語111110_00000
とγフォーマットの符号語10101010100、カウント64は、γ^１フォーマットの符号語111110_00000
0とγフォーマットの符号語1010101010100、カウント128は、γ^１フォーマットの符号語11111110_00
00000とγフォーマットの符号語101010101010100、カウント256は、γ^１フォーマットの符号語111111110_0
0000000とγフォーマットの符号語10101010101010100、カウント512は、γ^１フォーマットの符号語1111111110_
000000000とγフォーマットの符号語10101010101010101
00、カウント1024は、γ^１フォーマットの符号語1111111111
0_000000000とγフォーマットの符号語101010101010101
010100、カウント2048は、γ^１フォーマットの符号語1111111111
10_0000000000とγフォーマットの符号語1010101010101
0101010100、カウント4096は、γ^１フォーマットの符号語1111111111
110_00000000000とγフォーマットの符号語10101010101
01010101010100、のようなガンマ符号で表現される、請
求項４９記載の装置。
【請求項５３】クリーンアップ・ビットの各ランの標
識は可変長符号で表現される、請求項４９記載の方法。
【請求項５４】スキップすべき係数の個数は可変長符
号で表現される、請求項４９記載の方法。
【請求項５５】クリーンアップ・ビットの各ランの標
識、及び、スキップすべき係数の個数は可変長符号で表
現される、請求項４９記載の方法。
【請求項５６】係数のグループに関して有意プロパゲ
ーション・パスを実行する機能と、後続のパスで処理されるべき係数のグループ内での係数
の場所を示すデータ構造を作成する機能と、クリーンアップ・サブビットプレーン・パスの処理の際
にはスキップされるべき係数を識別する情報を獲得する
ためデータ構造にアクセスし、クリーンアップ・パスに
含まれるとして識別された係数だけにアクセスするた
め、獲得された情報を用いて、係数のグループを保持す
るメモリにアクセスし、メモリから取得したクリーンア
ップ・ビットを符号化することによって、クリーンアッ
プ・サブビットプレーン・パスを実行する機能と、をコ
ンピュータに実現させるためのプログラム。
【請求項５７】リファインメント・ビットのランのサ
イズを指定するリファインメント・ビットランカウン
ト、リファインメント・ビットのランの間でスキップす
べき係数の個数を指定するリファインメント・ビットス
キップカウント、クリーンアップ・ビットのランのサイ
ズを指定するクリーンアップ・ビットランカウント、及
び、クリーンアップ・ビットのランの間でスキップすべ
き係数の個数を指定するクリーンアップ・ビットスキッ
プカウントを収容し、リファインメント・パス又はクリ
ーンアップ・パスの間に処理されるべき係数のグループ
内での係数の場所を指示する、少なくとも一つのデータ
構造を、コンテキストモデルが読み出す手順と、コンテキストモデルが、少なくとも一つのデータ構造内
の情報に基づいてメモリにアクセスする手順と、を有す
る方法。
【請求項５８】メモリと、メモリに接続されたコンテ
キストモデルとを具備し、コンテキストモデルは、リファインメント・ビットのラ
ンのサイズを指定するリファインメント・ビットランカ
ウント、リファインメント・ビットのランの間でスキッ
プすべき係数の個数を指定するリファインメント・ビッ
トスキップカウント、クリーンアップ・ビットのランの
サイズを指定するクリーンアップ・ビットランカウン
ト、及び、クリーンアップ・ビットのランの間でスキッ
プすべき係数の個数を指定するクリーンアップ・ビット
スキップカウントを収容し、リファインメント・パス又
はクリーンアップ・パスの間に処理されるべき係数のグ
ループ内での係数の場所を指示する、少なくとも一つの
データ構造を読み出し、コンテキストモデルは、少なくとも一つのデータ構造内
の情報に基づいてメモリにアクセスする、復号器。
【請求項５９】リファインメント・サブビットプレー
ン・パスの処理の際にはスキップされるべき係数を識別
する情報を獲得するため、後続のパスで処理されるべき
係数のグループ内での係数の場所を示すデータ構造にア
クセスする手順と、リファインメント・パスに含まれるとして識別された係
数だけにアクセスするため、獲得された情報を用いて、
係数のグループを保持するメモリにアクセスする手順
と、メモリから取得したリファインメント・ビットを符号化
する手順と、を有する方法。
【請求項６０】上記データ構造を作成すると共に、有
意プロパゲーション・パスの係数を符号化することによ
り、有意プロパゲーション・パスを実行する手順を更に
有する請求項５９記載の方法。
【請求項６１】リファインメント・サブビットプレー
ン・パスの処理の際にはスキップされるべき係数を識別
する情報を獲得するため、後続のパスで処理されるべき
係数のグループ内での係数の場所を示すデータ構造にア
クセスする手段と、リファインメント・パスに含まれるとして識別された係
数だけにアクセスするため、獲得された情報を用いて、
係数のグループを保持するメモリにアクセスする手段
と、メモリから取得したリファインメント・ビットを符号化
する手段と、を有する装置。
【請求項６２】上記データ構造を作成すると共に、有
意プロパゲーション・パスの係数を符号化する手段を含
み、有意プロパゲーション・パスを実行する手段を更に
有する請求項５９記載の装置。
【請求項６３】クリーンアップ・サブビットプレーン
・パスの処理の際にはスキップされるべき係数を識別す
る情報を獲得するため、後続のパスで処理されるべき係
数のグループ内での係数の場所を示すデータ構造にアク
セスする手順と、クリーンアップ・パスに含まれるとして識別された係数
だけにアクセスするため、獲得された情報を用いて、係
数のグループを保持するメモリにアクセスする手順と、メモリから取得したクリーンアップ・ビットを符号化す
る手順と、を有する方法。
【請求項６４】上記データ構造を作成すると共に、有
意プロパゲーション・パスの係数を符号化することによ
り、有意プロパゲーション・パスを実行する手順を更に
有する請求項６３記載の方法。
【請求項６５】ランカウントを保持する第１の部分、
スキップカウントを保持する第２の部分、及び、第１の
部分と第２の部分を分離する第３の部分を有するメモリ
と、上記メモリに接続され、上記メモリから同時に獲得され
たランカウント及びスキップカウントを復号化する復号
器と、を具備した情報を復号化する装置。
【請求項６６】上記メモリの第３の部分は、上記第１
の部分と上記第２の部分の間のメモリの使用されない部
分を含む、請求項６５記載の装置。
【請求項６７】上記メモリの使用されない部分は、上
記第１の部分及び上記第２の部分に隣接している、請求
項６６記載の装置。
【請求項６８】有意プロパゲーション・パスを実行す
る方法であって、領域に対する有意状態情報に応じて、処理される情報が
有意プロパゲーション・パス、リファインメント・パ
ス、又は、クリーンアップ・パスに属するかどうかを判
定する手順と、領域内のサブ領域が、有意プロパゲーション・パス、リ
ファインメント・パス、又は、クリーンアップ・パスの
係数を有するかどうかを表わす信号をアサートする手順
と、リファインメント・パス及びクリーンアップ・パスに対
するランカウント及びスキップカウントを識別すると共
に、有意プロパゲーション・パスの係数のビットを符号
化する手順と、リファインメント・パスにあるものとして認定された係
数のビット及びクリーンアップ・パスにあるものとして
認定された係数のビットを処理する手順と、を有する方
法。
【請求項６９】先行ビットが有意プロパゲーション・
ビットであり、現在ビットが有意プロパゲーション・ビ
ットではないとき、リファインメント・パス又はクリー
ンアップ・パスのいずれかに対する新しいランを開始す
る手順を更に有する請求項６８記載の方法。
【請求項７０】ランカウント情報及びスキップカウン
ト情報を保持するデータ構造内のテーブルへのインデッ
クスを、新しいエントリーへ調節する手順と、新しいエントリーを新しいランの開始を表わす状態へ初
期化する手順と、を更に有する請求項６９記載の方法。
【請求項７１】新しいエントリーを初期化する手順
は、スキップ標識を零へ初期化し、ラン標識をある値へ
初期化する、請求項７０記載の方法。
【請求項７２】各サブ領域は４×４領域により構成さ
れる、請求項６８記載の方法。
【請求項７３】各サブ領域で有意係数の個数をカウン
トする手順を更に有する請求項６８記載の方法。
【請求項７４】カウントが各サブ領域のサイズと一致
する場合、各サブ領域における全てのビットをリファイ
ンメントとして処理する手順を更に有する、請求項６８
記載の方法。
【請求項７５】カウントが零と一致し、有意な近傍が
存在しない場合、各サブ領域における全てのビットをク
リーンアップとして処理する手順を更に有する、請求項
６８記載の方法。
【請求項７６】有意プロパゲーション・パスを実行す
る装置であって、領域に対する有意状態情報に応じて、処理される情報が
有意プロパゲーション・パス、リファインメント・パ
ス、又は、クリーンアップ・パスに属するかどうかを判
定する手段と、領域内のサブ領域が、有意プロパゲーション・パス、リ
ファインメント・パス、又は、クリーンアップ・パスの
係数を有するかどうかを表わす信号をアサートする手段
と、リファインメント・パス及びクリーンアップ・パスに対
するランカウント及びスキップカウントを識別すると共
に、有意プロパゲーション・パスの係数のビットを符号
化する手段と、リファインメント・パスにあるものとして認定された係
数のビット及びクリーンアップ・パスにあるものとして
認定された係数のビットを処理する手段と、を有する装
置。
【請求項７７】先行ビットが有意プロパゲーション・
ビットであり、現在ビットが有意プロパゲーション・ビ
ットではないとき、リファインメント・パス又はクリー
ンアップ・パスのいずれかに対する新しいランを開始す
る手段を更に有する請求項７６記載の装置。
【請求項７８】ランカウント情報及びスキップカウン
ト情報を保持するデータ構造内のテーブルへのインデッ
クスを、新しいエントリーへ調節する手段と、新しいエントリーを新しいランの開始を表わす状態へ初
期化する手段と、を更に有する請求項７７記載の装置。
【請求項７９】新しいエントリーを初期化する手段
は、スキップ標識を零へ初期化し、ラン標識をある値へ
初期化する、請求項７８記載の装置。
【請求項８０】各サブ領域は４×４領域により構成さ
れる、請求項７６記載の装置。
【請求項８１】各サブ領域で有意係数の個数をカウン
トする手段を更に有する請求項７６記載の装置。
【請求項８２】カウントが各サブ領域のサイズと一致
する場合、各サブ領域における全てのビットをリファイ
ンメントとして処理する手段を更に有する、請求項７６
記載の装置。
【請求項８３】カウントが零と一致し、有意な近傍が
存在しない場合、各サブ領域における全てのビットをク
リーンアップとして処理する手段を更に有する、請求項
７６記載の装置。
【請求項８４】有意プロパゲーション・パスを実行す
る装置であって、第１の所定のサイズの第１の領域に対する有意状態情報
を受け取る入力、並びに、第２の所定のサイズの第２の
領域における各係数と関連したパスが有意プロパゲーシ
ョン・パスであるか、リファインメント・パスである
か、又は、クリーンアップ・パスであるかを示す第１の
出力標識の組を具備した決定パスユニットと、出力標識に接続された入力、次の非リファインメント・
ビット出力、次の非クリーンアップ・ビット出力、及
び、現在のパス標識出力を具備した処理ユニットと、処理ユニットからの出力へ接続され、上記処理ユニット
からの出力に応じて、リファインメント・ビットデータ
構造への次のインデックスの標識、リファインメント・
ラン標識、リファインメント・スキップ標識、及び、有
意プロパゲーション標識を生成する制御ユニットと、が
設けられた装置。
【請求項８５】上記処理ユニットは、第１の出力標識の組、及び、処理されている第２の領域
の現在の係数を表わすカウントを受け取り、現在の係数
に対する第２の出力標識の組を具備し、第２の出力標識
の組のうちの一つの出力標識だけが現在の係数に対して
アサートされている、選択ユニットと、決定パスユニットからのリファインメント・パス標識及
びクリーンアップ・パス標識とカウントを受け取り、既
に処理された第２の領域における係数と関連したリファ
インメント・パス標識及びクリーンアップ・パス標識の
ビットをマスクすることにより、マスク型リファインメ
ント・パス標識及びマスク型クリーンアップ・パス標識
を表現する出力の対を有するマスクユニットと、マスク型リファインメント・パス標識及びマスク型クリ
ーンアップ・パス標識を受ける入力を具備し、有意プロ
パゲーション・パスに対する次の非リファインメント・
ビット位置及び次の非クリーンアップ・ビット位置を表
現する出力の対を具備した優先度符号器と、を有する、
請求項８４記載の装置。
【請求項８６】制御ユニットは、処理ユニットからの
出力に応答し、クリーンアップ・ビットデータ構造への
次のインデックスの標識、クリーンアップ・ラン標識、
及び、クリーンアップ・スキップ標識を生成する、請求
項８４記載の装置。
【請求項８７】現在のビットが有意プロパゲーション
・パスに属する場合、係数は有意プロパゲーション・パ
スで処理される、請求項８４記載の装置。
【請求項８８】現在のビットがリファインメント・パ
スに属する場合、リファインメント・パスのランレング
スであるＫと一致するＫ個のビットがリファインメント
・パスで処理される、請求項８４記載の装置。
【請求項８９】現在のビットがクリーンアップ・パス
に属する場合、クリーンアップ・パスのランレングスで
あるＫと一致するＫ個のビットがクリーンアップ・パス
で処理される、請求項８６記載の装置。
【請求項９０】次の非リファインメント・ビットが現
在の係数よりも時間的に後で処理されるべきとき、制御
ユニットは、ランレングスと一致するリファインメント
・ラン標識を設定し、第２の領域での係数のスキップ
は、現在の係数に基づいて行なわれるべきではない旨を
指示するようにリファインメント・スキップ標識を設定
する、請求項８４記載の装置。
【請求項９１】制御ユニットは、符号ブロック内での
リファインメント・ビットの場所を指示するランカウン
ト及びスキップカウントを保持するデータ構造へのイン
デックスを増加させるべき旨を指示するようにリファイ
ンメントの次のインデックス標識を設定する、請求項９
０記載の装置。
【請求項９２】次の非リファインメント・ビットが現
在の係数よりも時間的に後で処理されるべきとき、制御
ユニットは、ランレングスと一致するリファインメント
・ラン標識を設定し、第２の領域での係数のスキップ
は、現在の係数に基づいて行なわれるべきではない旨を
指示するようにリファインメント・スキップ標識を設定
し、さらに、制御ユニットは、符号ブロック内でのリファイ
ンメント・ビットの場所を指示するランカウント及びス
キップカウントを保持するデータ構造へのインデックス
を増加させるべき旨を指示するようにリファインメント
の次のインデックス標識を設定し、さらに、制御ユニットは、クリーンアップ・ビットの現
在のランが現れていない旨を指示するクリーンアップ・
ラン標識を設定し、次の非リファインメント・ビット位
置から第２の領域における現在係数の位置に等しい数を
差し引いた値に一致するクリーンアップ・スキップ標識
を設定する、請求項８６記載の装置。
【請求項９３】制御ユニットは、符号ブロック内での
クリーンアップ・ビットの場所を指示するランカウント
及びスキップカウントを保持するデータ構造へのインデ
ックスを変更するべきではない旨を指示するようにクリ
ーンアップの次のインデックス標識を設定する、請求項
９２記載の装置。
【請求項９４】有意プロパゲーション・インデックス
は、現在の係数が有意プロパゲーション・パスに属さな
い旨を示すように設定される、請求項９３記載の装置。
【請求項９５】次の非クリーンアップ・ビットが現在
の係数よりも時間的に後で処理されるべきとき、制御ユ
ニットは、ランレングスと一致するクリーンアップ・ラ
ン標識を設定し、第２の領域での係数のスキップは、現
在の係数に基づいて行なわれるべきではない旨を指示す
るようにクリーンアップ・スキップ標識を設定する、請
求項８６記載の装置。
【請求項９６】制御ユニットは、符号ブロック内での
クリーンアップ・ビットの場所を指示するランカウント
及びスキップカウントを保持するデータ構造へのインデ
ックスを増加させるべき旨を指示するようにクリーンア
ップの次のインデックス標識を設定する、請求項９５記
載の装置。
【請求項９７】制御ユニットは、さらに、クリーンア
ップ・ビットの現在のランが現れていない旨を指示する
クリーンアップ・ラン標識を設定し、次の非リファイン
メント・ビット位置から第２の領域における現在係数の
位置に等しい数を差し引いた値に一致するクリーンアッ
プ・スキップ標識を設定する、請求項９６記載の装置。
【請求項９８】制御ユニットは、符号ブロック内での
クリーンアップ・ビットの場所を指示するランカウント
及びスキップカウントを保持するデータ構造へのインデ
ックスを変化させるべきではない旨を指示するようにク
リーンアップの次のインデックス標識を設定する、請求
項９７記載の装置。
【請求項９９】有意プロパゲーション・インデックス
は、現在の係数が有意プロパゲーション・パスに属さな
い旨を示すように設定される、請求項９８記載の装置。
【請求項１００】決定パスユニットは、ＮとＭが整数
を表わすとき、処理される係数毎に１個ずつの所定の数
のＮ×Ｍ領域を検査する、請求項８４記載の装置。
【請求項１０１】Ｎ×Ｍ領域は３×３領域により構成
される、請求項１００記載の装置。
【請求項１０２】Ｎ×Ｍ領域の所定の数は１６個であ
る、請求項１００記載の装置。
【請求項１０３】第１の出力標識の組は、有意プロパ
ゲーション・パス、リファインメント・パス、及び、ク
リーンアップ・パスの出力標識を含み、有意プロパゲー
ション・パス、リファインメント・パス、及び、クリー
ンアップ・パスの各出力標識は、１６ビット幅である、
請求項８６記載の装置。
【請求項１０４】有意プロパゲーション・パス、リフ
ァインメント・パス、及び、クリーンアップ・パスの各
出力標識は、第２の領域の係数に対応した１ビットを有
し、その中の唯一のビットだけが各サイクル中にアサー
トされる、請求項８６記載の装置。
【請求項１０５】マスクユニットは、既に処理された
係数に対応するリファインメント・パス及びクリーンア
ップ・パスの各標識の信号ラインをマスクする、請求項
８６記載の装置。
【請求項１０６】優先度符号器は零検出用優先度符号
器を含む、請求項８５記載の装置。